| 1 |
1
삭제
|
| 2 |
2
2개의 지연소자를 이용하여 입력클록을 지연시킨 제1클록을 출력하고, 1개의 지연소자를 이용하여 상기 입력클록을 지연시킨 제2클록을 출력하며, 2개의 디바이더를 이용하여 상기 입력클록을 분주시킨 제3클록을 출력하고, 3개의 디바이더를 이용하여 상기 입력클록을 분주시킨 제4클록을 출력하고, 4개의 디바이더를 이용하여 상기 입력클록을 분주시킨 제5클록을 출력하는 지연 보상 클록 발생부;상기 제5클록에 따라 16개의 입력 데이터를 직렬화하여 8개의 데이터를 생성하는 제1멀티플렉서;상기 제4클록에 따라 상기 8개의 데이터를 직렬화하여 4개의 데이터를 생성하는 제2멀티플렉서;상기 제3클록에 따라 상기 4개의 데이터를 직렬화하여 2개의 데이터를 생성하는 제3멀티플렉서;상기 제2클록에 따라 상기 2개의 데이터를 직렬화하여 1개의 데이터를 생성하는 제4멀티플렉서; 및상기 제1클록에 따라 상기 1개의 데이터를 리타임시키는 리타이머를 포함하고, 상기 지연 보상 클록 발생부는 상기 디바이더의 부하가 상기 지연소자의 부하와 동일한 지연 부정합을 보상하는 직렬화기
|
| 3 |
3
2개의 지연소자를 이용하여 입력클록을 지연시킨 제1클록을 출력하고, 1개의 지연소자를 이용하여 상기 입력클록을 지연시킨 제2클록을 출력하며, 2개의 디바이더를 이용하여 상기 입력클록을 분주시킨 제3클록을 출력하고, 3개의 디바이더를 이용하여 상기 입력클록을 분주시킨 제4클록을 출력하고, 4개의 디바이더를 이용하여 상기 입력클록을 분주시킨 제5클록을 출력하는 지연 보상 클록 발생부;상기 제5클록에 따라 16개의 입력 데이터를 직렬화하여 8개의 데이터를 생성하는 제1멀티플렉서;상기 제4클록에 따라 상기 8개의 데이터를 직렬화하여 4개의 데이터를 생성하는 제2멀티플렉서;상기 제3클록에 따라 상기 4개의 데이터를 직렬화하여 2개의 데이터를 생성하는 제3멀티플렉서;상기 제2클록에 따라 상기 2개의 데이터를 직렬화하여 1개의 데이터를 생성하는 제4멀티플렉서; 및상기 제1클록에 따라 상기 1개의 데이터를 리타임시키는 리타이머를 포함하고, 상기 지연 보상 클록 발생부는 상기 지연소자가 래치와 동일한 구조로 설계되는 지연 부정합을 보상하는 직렬화기
|
| 4 |
4
제 2 항에 있어서,상기 제1멀티플렉서는8개의 2:1 멀티플렉서로 구성되는 것을 특징으로 하는 지연 부정합을 보상하는 직렬화기
|
| 5 |
5
제 2 항에 있어서,상기 제2멀티플렉서는4개의 2:1 멀티플렉서로 구성되는 것을 특징으로 하는 지연 부정합을 보상하는 직렬화기
|
| 6 |
6
제 2 항에 있어서,상기 제3멀티플렉서는2개의 2:1 멀티플렉서로 구성되는 것을 특징으로 하는 지연 부정합을 보상하는 직렬화기
|
| 7 |
7
제 2 항에 있어서,상기 제4멀티플렉서는1개의 2:1 멀티플렉서로 구성되는 것을 특징으로 하는 지연 부정합을 보상하는 직렬화기
|
| 8 |
8
제 4 항 내지 제 7 항 중 어느 한 항에 있어서,각각의 2:1 멀티플렉서는 입력단에 연결된 2개의 플립플롭;상기 2개의 플립플롭 중 어느 하나의 출력단에 연결된 래치; 및상기 2개의 플립플롭 중 다른 하나의 출력단의 데이터 또는 상기 래치의 출력단의 데이터 중 어느 하나의 데이터를 선택하여 출력하는 셀렉터를 포함하고, 상기 셀렉터에 인가되는 셀렉트 클록은 입력단의 플립플롭에 인가되는 클록보다 지연된 클록 신호인 것을 특징으로 하는 지연 부정합을 보상하는 직렬화기
|
| 9 |
9
2개의 지연소자를 이용하여 입력클록을 지연시킨 제1클록을 출력하는 제1클록 발생부;1개의 지연소자를 이용하여 입력클록을 지연시킨 제2클록을 출력하는 제2클록 발생부;2개의 디바이더를 이용하여 상기 입력클록을 분주시킨 제3클록을 출력하는 제3클록 발생부;3개의 디바이더를 이용하여 상기 입력클록을 분주시킨 제4클록을 출력하는 제4클록 발생부;4개의 디바이더를 이용하여 상기 입력클록을 분주시킨 제5클록을 출력하는 제5클록 발생부;상기 제5클록의 상승 에지에 따라 16개의 입력 데이터를 직렬화하여 8개의 데이터를 생성하는 제1멀티플렉서;상기 제4클록의 상승 에지에 따라 상기 8개의 데이터를 직렬화하여 4개의 데이터를 생성하는 제2멀티플렉서;상기 제3클록의 상승 에지에 따라 상기 4개의 데이터를 직렬화하여 2개의 데이터를 생성하는 제3멀티플렉서;상기 제2클록의 상승 에지에 따라 상기 2개의 데이터를 직렬화하여 1개의 데이터를 생성하는 제4멀티플렉서; 및상기 제1클록에 따라 상기 1개의 데이터를 리타임시키는 리타이머를 포함하고,상기 제1클록 발생부 및 제2클록 발생부는상기 제3클록 발생부, 제4클록 발생부 및 제5클록 발생부에 이용되는 디바이더와 상기 지연소자 사이의 부하를 매칭시키는 더미 셀을 포함하는 지연 부정합을 보상하는 직렬화기
|
| 10 |
10
제 9 항에 있어서,상기 지연 보상 클록 발생부는상기 지연소자는 래치와 동일한 구조로 설계되고, 상기 디바이더의 부하가 상기 지연소자의 부하와 동일한 것을 특징으로 하는 지연 부정합을 보상하는 직렬화기
|
| 11 |
11
제 9 항에 있어서,상기 제1멀티플렉서는 8개의 2:1 멀티플렉서로 구성되고, 상기 제2멀티플렉서는 4개의 2:1 멀티플렉서로 구성되며, 상기 제3멀티플렉서는 2개의 2:1 멀티플렉서로 구성되고, 상기 제4멀티플렉서는 1개의 2:1 멀티플렉서로 구성되는 것을 특징으로 하는 지연 부정합을 보상하는 직렬화기
|
| 12 |
12
제 9 항에 있어서,상기 제1멀티플렉서, 제2멀티플렉서, 제3멀티플렉서 및 제4멀티플렉서는하나 이상의 2:1 멀티플렉서로 구성되고, 각각의 2:1 멀티플렉서는 입력단에 연결된 2개의 플립플롭;상기 2개의 플립플롭 중 어느 하나의 출력단에 연결된 래치; 및상기 2개의 플립플롭 중 다른 하나의 출력단의 데이터 또는 상기 래치의 출력단의 데이터 중 어느 하나의 데이터를 선택하여 출력하는 셀렉터를 포함하고, 상기 셀렉터에 인가되는 셀렉트 클록은 입력단의 플립플롭에 인가되는 클록보다 지연된 클록 신호인 것을 특징으로 하는 지연 부정합을 보상하는 직렬화기
|
