| 1 |
1
N개의 지연단을 가지는 전압 제어 지연선 및 버퍼단을 포함하며, 상기 버퍼단을 통과한 기준 클록 신호에 상기 전압 제어 지연선을 통과하여 상기 버퍼단을 지난 마지막 기준 클록을 록킹하고, 상기 록킹된 상태에서 상기 기준 클록 신호로부터 상기 지연단의 개수 N만큼 균등하게 분포된 N+1개의 차동 클록 신호들을 발생시키고, 상기 차동 클록 신호들을 상기 버퍼단을 통과시키는 지연 고정 루프;상기 지연 고정 루프의 출력 신호인 상기 버퍼단을 통과한 상기 차동 클록 신호들의 미스매치를 보정하는 자가 보정 블록; 및상기 자가 보정 블록에서 보정된 상기 차동 클록 신호들로부터 일정 배수 체배된 출력 클록을 발생시키는 에지 컴바이너를 포함하는 자가 보정 기능을 갖는 지연 고정 루프 기반의 주파수 체배 장치
|
| 2 |
2
제1항에 있어서,상기 지연 고정 루프는 위상 검출기 및 전하 펌프를 더 포함하며,상기 위상 검출기는 버퍼된 상기 기준 클록 신호 및 상기 전압 제어 지연선과 상기 버퍼단을 통과한 마지막 클록 신호의 위상 차이를 검출하고, 상기 전하 펌프는 상기 위상 차이에 해당하는 신호(UP, DN)를 전압 신호로 변경함으로써 상기 전압 제어 지연선은 상기 전압 신호에 비례하는 지연량을 발생시키고, 결국 상기 기준 클록 신호와 상기 마지막 클록 신호의 위상차는 0이 되도록 록킹되는 것을 특징으로 하는 자가 보정 기능을 갖는 지연 고정 루프 기반의 주파수 체배 장치
|
| 3 |
3
제1항에 있어서,상기 지연 고정 루프는 록 검출기를 더 포함하며,상기 록 검출기는 상기 버퍼단을 통과한 상기 차동 클록 신호들 중 두 개의 신호를 비교하여, 상기 두 클록 신호의 차이가 미리 정해진 지연량보다 작은 경우 상기 자가 보정 블록이 상기 보정 동작을 수행하도록 제어신호를 발생시키는 것을 특징으로 하는 자가 보정 기능을 갖는 지연 고정 루프 기반의 주파수 체배 장치
|
| 4 |
4
제3항에 있어서,상기 두 개의 신호는 상기 기준 신호의 역신호가 상기 버퍼단을 통과한 신호 및 상기 전압 제어 지연선의 마지막 클록의 역신호가 상기 버퍼단을 통과한 신호인 것을 특징으로 하는 자가 보정 기능을 갖는 지연 고정 루프 기반의 주파수 체배 장치
|
| 5 |
5
제1항에 있어서, 상기 자가 보정 블록은상기 전압 제어 지연선에서 발생되어 상기 버퍼단을 통과한 상기 차동 클록 신호들을 입력으로 하는 N+1개의 지연단을 포함하는 딜레이 셀; 및상기 딜레이 셀을 통과한 상기 차동 출력 클록들의 시간차에 상응하게 제어 전압을 조절하고, 상기 조절된 제어 전압에 따라 상기 지연단의 지연량을 조절함으로써 상기 전압 제어 지연선에서 발생되는 미스매치를 보정하는 N개의 타이밍 비교기를 포함하는 것을 특징으로 하는 자가 보정 기능을 갖는 지연 고정 루프 기반의 주파수 체배 장치
|
| 6 |
6
제5항에 있어서, 상기 타이밍 비교기는,상기 딜레이 셀로부터 입력되는 클록 신호(/Cmod16(i+2), Cmod16(i+1))를 논리 연산하여 출력하는 제1 AND 게이트;상기 제1 AND 게이트로부터 입력되는 신호를 반전시켜 출력하는 인버터;상기 인버터로부터 입력되는 신호에 의하여 구동되는 제1 PMOS 트랜지스터;상기 딜레이 셀로부터 입력되는 클록 신호(/Cmod(i+1), Cmod16(i))를 논리 연산하여 출력하는 제2 AND 게이트;상기 제2 AND 게이트로부터 입력되는 신호에 의하여 구동되는 제1 NMOS 트랜지스터;바이어스 회로에서 발생된 제1 바이어스 전압(bias1)에 의하여 전류원으로 동작하는 제2 NMOS 트랜지스터;바이어스 회로에서 발생된 제2 바이어스 전압(bias2)에 의하여 전류원으로 동작하는 제2 PMOS 트랜지스터;록 검출기에서 발생된 제어신호에 의하여 켜지거나 꺼지는 스위치로 동작하는 제3 NMOS 트랜지스터; 및커패시터로 동작하여 충전과 방전됨으로써 제어전압(Vmod16(i+1))의 값을 조절하는 제3 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 자가 보정 기능을 갖는 지연 고정 루프 기반의 주파수 체배 장치
|
| 7 |
7
제1항에 있어서,체배기 조절기를 더 포함하며, 상기 체배기 조절기의 제어신호에 의해 상기 일정 배수의 체배비로 제어되는 것을 특징으로 하는 자가 보정 기능을 갖는 지연 고정 루프 기반의 주파수 체배 장치
|
| 8 |
8
자가 보정 기능을 갖는 지연 고정 루프 기반의 주파수 체배 방법에 있어서,버퍼단을 통과한 기준 클록 신호(B0)에 N개의 지연단을 포함하는 전압 제어 지연선을 통과하여 상기 버퍼단을 지난 상기 전압 제어 지연선의 마지막 클록 신호(BN)를 록킹함으로써 상기 전압 제어 지연선을 록킹하는 단계;상기 전압 제어 지연선이 록킹된 상태에서 상기 기준 클록 신호를 상기 전압 제어 지연선의 상기 지연단들을 통과시킴으로써 상기 지연단의 개수 N만큼 균등하게 분포된 차동 클록 신호들을 생성하는 단계;상기 차동 클록 신호들을 상기 버퍼단을 통과시켜 출력 차동 신호들을 발생시키는 단계;상기 출력 차동 클록 신호들 사이의 미스매치를 보정하는 단계; 및상기 보정된 출력 차동 클록 신호들로부터 일정 체배비로 주파수 체배된 출력 클록을 생성하는 단계를 포함하는 주파수 체배 방법
|
| 9 |
9
제8항에 있어서,상기 지연 고정 루프가 록킹이 되었는지를 판단하는 단계를 더 포함하는 주파수 체배 방법
|
| 10 |
10
제9항에 있어서,상기 버퍼단을 통과한 상기 출력 차동 신호들 중에서 기준 클록 신호의 역신호가 상기 버퍼단을 통과한 신호(Bb0) 및 상기 전압 제어 지연선의 마지막 지연단을 통과한 마지막 클록의 역신호가 상기 버퍼단을 통과한 신호(BbN)를 비교함으로써 상기 지연 고정 루프의 록킹 여부를 판별하는 것을 특징으로 하는 주파수 체배 방법
|
| 11 |
11
제8항에 있어서,상기 출력 차동 클록 신호들 사이의 미스매치를 보정하는 단계는상기 전압 제어 지연선에서 발생되어 상기 버퍼단을 통과한 상기 차동 클록 신호들을 딜레이 셀에 의해 지연시킨 후, 상기 딜레이 셀을 통과한 상기 차동 출력 클록들의 시간차에 상응하게 제어 전압을 조절하고, 상기 조절된 제어 전압에 따라 상기 딜레이 셀의 지연량을 조절함으로써 상기 전압 제어 지연선에서 발생되는 미스매치를 보정하는 것을 특징으로 하는 주파수 체배 방법
|
