| 1 |
1
삭제
|
| 2 |
2
광을 감지하여 전하를 발생하는 비정질 실리콘 박막 트랜지스터와; 상기 비정질 실리콘 박막 트랜지스터에서 발생된 전하를 저장할 수 있는 스토리지 캐패시터와; 상기 스토리지 캐패시터에 저장된 전하를 이동시키도록, 스위칭하는 다결정 실리콘 박막 트랜지스터로 구성되며,상기 다결정 실리콘 박막 트랜지스터는,양측에 오믹 컨택용 도핑 영역이 형성되어 있는 다결정 실리콘 섬(Island)과; 상기 다결정 실리콘 섬(Island)을 감싸는 상기 제 1 층간 절연막과; 상기 다결정 실리콘 섬 상부 방향의 제 1 층간 절연막 상부에 형성된 스위치용 게이트 전극과; 상기 스위치용 게이트 전극을 감싸며, 상기 제 1 층간 절연막 상부에 형성된 제 2 층간 절연막으로 구성되며, 상기 제 1과 2 층간 절연막이 식각되어, 오믹 컨택용 도핑 영역이 노출되는 한 쌍의 트렌치(Trench)가 형성되어 있고, 상기 한 쌍의 트렌치 각각에 채워진 소스 및 드레인 전극이 형성되어 있는 것을 특징으로 하는 광 감지 센서
|
| 3 |
3
광을 감지하여 전하를 발생하는 비정질 실리콘 박막 트랜지스터와; 상기 비정질 실리콘 박막 트랜지스터에서 발생된 전하를 저장할 수 있는 스토리지 캐패시터와; 상기 스토리지 캐패시터에 저장된 전하를 이동시키도록, 스위칭하는 다결정 실리콘 박막 트랜지스터로 구성되며,상기 비정질 실리콘 박막 트랜지스터는, 센서용 게이트 전극과; 상기 센서용 게이트 전극을 감싸는 게이트 절연막과; 상기 게이트 절연막 상부에 형성된 비정질 실리콘층과; 상기 비정질 실리콘층 양측 상부에 형성되며, 불순물이 도핑되어 있는 한 쌍의 오믹 컨택용 비정질 실리콘층과; 하나의 오믹 컨택용 실리콘층에 연결된 소스 전극과; 다른 오믹 컨택용 실리콘층에 연결된 드레인 전극으로 구성된 것을 특징으로 하는 광 감지 센서
|
| 4 |
4
광투과형 기판 상부에 버퍼층이 형성되어 있고; 상기 버퍼층 상부에, 양측에 오믹 컨택용 도핑 영역이 형성되어 있는 다결정 실리콘 섬(Island)이 형성되어 있고; 상기 다결정 실리콘 섬을 감싸며, 상기 버퍼층 상부에 제 1 층간 절연막이 형성되어 있고; 상기 다결정 실리콘 섬 상부 방향의 제 1 층간 절연막 상부에 스위치용 게이트 전극이 형성되어 있고; 상기 스위치용 게이트 전극을 감싸며, 상기 제 1 층간 절연막 상부에 제 2 층간 절연막이 형성되어 있고; 상기 제 1과 2 층간 절연막이 식각되어, 오믹 컨택용 도핑 영역이 노출되는 한 쌍의 트렌치(Trench)가 형성되어 있고; 상기 한 쌍의 트렌치 각각에 채워진 소스 및 드레인 전극이 형성되어 있고; 상기 제 2 층간 절연막 상부에 센서용 게이트 전극과 상기 센서용 게이트 전극과 연결되는 제 1 캐패시터 전극이 형성되어 있고; 상기 소스 및 드레인 전극, 센서용 게이트 전극과 제 1 캐패시터 전극을 감싸며, 상기 제 2 층간 절연막 상부에 게이트 절연막이 형성되어 있고; 상기 게이트 절연막에 상기 드레인 전극을 노출시키는 트렌치가 형성되어 있고; 상기 트렌치에 노출된 드레인 전극과 연결되는 제 2 캐패시터 전극이 게이트 절연막 상부에 형성되어 있고; 상기 제 2 캐패시터 전극을 감싸며, 상기 게이트 절연막 상부에 비정질 실리콘층이 형성되어 있고; 상기 비정질 실리콘층 양측 상부에 불순물이 도핑된 한 쌍의 오믹 컨택용 비정질 실리콘층이 형성되어 있고; 상기 제 2 캐패시터 전극과 하나의 오믹 컨택용 비정질 실리콘층에 연결된 소스 전극 및 다른 오믹 컨택용 비정질 실리콘층에 연결된 드레인 전극이 형성되어 있는 광 감지 센서
|
| 5 |
5
제 4 항에 있어서, 상기 제 1 캐패시터 전극은, ITO(Indium-tin oxide), IZO(Indium-zinc oxide), SnO(Tin oxide)와 금속 박막 중 어느 하나인 것을 특징으로 하는 광 감지 센서
|
| 6 |
6
제 4 항에 있어서,상기 다결정 실리콘 섬(Island)의 두께는 30 ~ 300㎚인 것을 특징으로 하는 광 감지 센서
|
| 7 |
7
제 4 항에 있어서, 상기 비정질 실리콘층과 오믹 컨택용 실리콘층으로 이루어진 섬의 두께는 100 ~ 700㎚인 것을 특징으로 하는 광 감지 센서
|
| 8 |
8
광투과형 기판 상부에 버퍼층을 형성하고, 상기 버퍼층 상부에 비정질 실리콘 섬(Island)을 형성하고, 상기 비정질 실리콘 섬을 다결정 실리콘 섬으로 변화시키는 단계와; 상기 다결정 실리콘 섬을 감싸며, 상기 버퍼층 상부에 제 1 층간 절연막을 형성하고, 상기 다결정 실리콘 섬 상부 방향의 제 1 층간 절연막 상부에 스위치용 게이트 전극을 형성하는 단계와;불순물을 도핑하여, 상기 다결정 실리콘 섬(Island) 양측에 오믹 컨택용 도핑 영역을 형성하는 단계와;상기 스위치용 게이트 전극을 감싸며, 상기 제 1 층간 절연막 상부에 제 2 층간 절연막을 형성하는 단계와;상기 제 1과 2 층간 절연막을 선택적으로 식각하여, 상기 오믹 컨택용 도핑 영역이 노출되는 한 쌍의 트렌치(Trench)를 형성하고, 상기 한 쌍의 트렌치 각각에 채워진 소스 및 드레인 전극과 상기 제 2 층간 절연막 상부에 센서용 게이트 전극을 형성하는 단계와;상기 제 2 층간 절연막 상부에, 상기 센서용 게이트 전극과 연결되는 제 1 캐패시터 전극을 형성하는 단계와; 상기 소스 및 드레인 전극, 센서용 게이트 전극과 제 1 캐패시터 전극을 감싸며, 상기 제 2 층간 절연막 상부에 게이트 절연막을 형성하고, 상기 게이트 절연막을 식각하여 상기 드레인 전극을 노출시키는 트렌치를 형성하는 단계와;상기 트렌치에 노출된 드레인 전극과 연결되는 제 2 캐패시터 전극을 게이트 절연막 상부에 형성하고, 상기 제 2 캐패시터 전극을 감싸며, 상기 게이트 절연막 상부에 비정질 실리콘층과 불순물이 도핑된 오믹 컨택용 비정질 실리콘층을 순차적으로 형성하는 단계와;상기 비정질 실리콘층과 오믹 컨택용 실리콘층을 선택적으로 식각하여 상기 게이트 전극 상부에, 상기 비정질 실리콘층과 오믹 컨택용 실리콘층으로 이루어진 섬을 형성하는 단계와;상기 비정질 실리콘층과 오믹 컨택용 실리콘층으로 이루어진 섬 및 상기 제 2 캐패시터 전극을 감싸며, 상기 게이트 절연막 상부에 금속층을 형성하는 단계와; 상기 금속층 및 오믹 컨택용 실리콘층을 선택적으로 식각하여, 상기 제 2 캐패시터 전극과 하나의 오믹 컨택용 실리콘층에 연결된 소스 전극 및 다른 오믹 컨택용 실리콘층에 연결된 드레인 전극을 형성하는 단계를 포함하여 구성된 광 감지 센서의 제조 방법
|
| 9 |
9
제 8 항에 있어서, 상기 비정질 실리콘 섬을 다결정 실리콘 섬으로 변화시키는 것은, 레이저 조사 공정, 금속 유도 결정화 공정과 열처리 공정 중 하나를 이용하는 것을 특징으로 하는 광 감지 센서
|
| 10 |
10
제 8 항에 있어서, 상기 다결정 실리콘 섬(Island) 양측에 오믹 컨택용 도핑 영역을 형성하는 단계는, 상기 다결정 실리콘 섬(Island) 양측에 불순물을 도핑하고, 상기 오믹 컨택용 도핑 영역 및 다결정 실리콘 섬(Island)을 레이저 조사 또는 열처리 방법으로 활성화시키는 단계인 것을 특징으로 하는 광 감지 센서
|
| 11 |
11
제 8 항에 있어서, 상기 제 1과 2 캐패시터 전극의 두께는 10 ~ 500㎚인 것을 특징으로 하는 광 감지 센서
|
| 12 |
12
제 8 항에 있어서, 상기 제 1 캐패시터 전극은, ITO(Indium-tin oxide), IZO(Indium-zinc oxide), SnO(Tin oxide)와 금속 박막 중 하나인 것을 특징으로 하는 광 감지 센서
|
