| 1 |
1
복수의 플러그구조물을 형성하는 단계;
상기 플러그구조물 사이를 절연시키는 식각정지막을 형성하는 단계;
상기 플러그구조물의 상부 표면을 노출시키도록 상기 식각정지막을 평탄화하는 단계;
상기 평탄화된 구조의 전면에 절연막을 형성하는 단계;
상기 절연막을 식각하여 상기 플러그구조물의 표면을 노출시키는 오픈영역을 형성하는 단계;
상기 오픈영역 내부에 스토리지노드를 형성하는 단계; 및
상기 절연막을 제거하는 단계
를 포함하는 반도체장치 제조 방법
|
| 2 |
2
제1항에 있어서,
상기 식각정지막을 평탄화시키는 단계는,
에치백공정으로 진행하는 반도체장치 제조 방법
|
| 3 |
3
제1항에 있어서,
상기 식각정지막은 질화막을 포함하는 반도체장치 제조 방법
|
| 4 |
4
제1항에 있어서,
상기 절연막은 제1산화막과 상기 제1산화막보다 습식식각속도가 느린 제2산화막의 적층구조로 이루어지는 반도체장치 제조 방법
|
| 5 |
5
제4항에 있어서,
상기 스토리지노드 형성전에,
등방성식각을 통해 상기 오픈영역의 면적을 확장시키는 단계를 더 포함하는 반도체장치 제조 방법
|
| 6 |
6
제5항에 있어서,
상기 등방성식각은 BOE(Buffered Oxide Etchant) 용액을 이용하여 진행하는 반도체장치 제조 방법
|
| 7 |
7
제1항에 있어서,
상기 플러그구조물은 폴리실리콘막 상에 티타늄실리사이드막과 티타늄질화막이 적층된 구조인 반도체장치 제조 방법
|
| 8 |
8
제7항에 있어서,
상기 스토리지노드는 티타늄질화막을 포함하는 반도체장치 제조 방법
|
