1 |
1
인터럽트 제어 장치에 있어서, 캐쉬제어부 및 노드버스 인터페이스와 전용의 연결 통로를 통해 인터럽트 정보를 주고받기 위하여, 제어 및 상태 정보를 읽거나 쓰기가 가능한 레지스터를 이용하여 상기 캐쉬제어기에서 예외사항(exceptions)으로 발생한 다수의 인터럽트를 제어하기 위한 인터럽트 제어수단 을 포함하는 인터럽트 제어 장치
|
2 |
2
제 1 항에 있어서, 상기 레지스터는, 상기 인터럽트 제어수단의 제어 및 상태 정보를 저장하여 인터럽트 제어 기능을 제공하고, 프로세서에 의하여 읽기와 쓰기가 가능한 인터럽트 제어/상태 레지스터(ICSR)인 것을 특징으로 하는 인터럽트 제어 장치
|
3 |
3
제 1 항 또는 제 2 항에 있어서, 상기 레지스터는, 인터럽트의 요구 여부를 나타내는 비트(IR)와, 인터럽트의 인에이블 여부를 나타내는 비트(IE)와, 상기 태그 메모리와 데이터 메모리를 읽을 때 검출된 패리티 오류를 인터럽트로 처리할 것인지의 여부를 나타내는 비트(PE)와, 상기 태그 메모리 패리티 오류를 나타내는 비트(ETP)와, 상기 데이터 메모리 패리티 오류를 나타내는 비트(EDP)와, 버스측 입력요구버퍼(BIQ) 트랜잭션 오류를 나타내는 비트(EBQ)와, 버스측입력응답버퍼(BIP)의 트랜잭션 오류를 나타내는 비트(EBP)와, 망측입력요구버퍼NIQ의 트랜잭션 오류를 나타내는 비트(ENQ)와, 망측입력응답버퍼NIP의 트랜잭션 오류를 나타내는 비트(ENP)를 포함하여 이루어진 것을 특징으로 하는 인터럽트 제어 장치
|
4 |
4
인터럽트 제어 장치를 이용한 캐쉬제어기에 있어서, 캐쉬제어부 및 노드버스 인터페이스와 전용의 연결 통로를 통해 인터럽트 정보를 주고받기 위하여, 제어 및 상태 정보를 읽거나 쓰기가 가능한 레지스터를 이용하여 상기 캐쉬제어기에서 예외사항(exceptions)으로 발생한 다수의 인터럽트를 제어하기 위한 인터럽트 제어수단을 구비하되, 상기 레지스터는, 인터럽트의 요구 여부를 나타내는 비트(IR)와, 인터럽트의 인에이블 여부를 나타내는 비트(IE)와, 상기 태그 메모리와 데이터 메모리를 읽을 때 검출된 패리티 오류를 인터럽트로 처리할 것인지의 여부를 나타내는 비트(PE)와, 상기 태그 메모리 패리티 오류를 나타내는 비트(ETP)와, 상기 데이터 메모리 패리티 오류를 나타내는 비트(EDP)와, 버스측 입력요구버퍼(BIQ) 트랜잭션 오류를 나타내는 비트(EBQ)와, 버스측입력응답버퍼(BIP)의 트랜잭션 오류를 나타내는 비트(EBP)와, 망측입력요구버퍼NIQ의 트랜잭션 오류를 나타내는 비트(ENQ)와, 망측입력응답버퍼NIP의 트랜잭션 오류를 나타내는 비트(ENP)를 포함하여 이루어진 것을 특징으로 하는 인터럽트 제어 장치를 이용한 캐쉬제어기
|
5 |
5
제 4 항에 있어서, 상기 레지스터는, 상기 인터럽트 제어수단의 제어 및 상태 정보를 저장하여 인터럽트 제어 기능을 제공하고, 프로세서에 의하여 읽기와 쓰기가 가능한 인터럽트 제어/상태 레지스터(ICSR)인 것을 특징으로 하는 인터럽트 제어 장치를 이용한 캐쉬제어기
|
6 |
6
캐쉬제어기에 적용되는 인터럽트 제어 방법에 있어서, 인터럽트 제어기를 초기화하는 제 1 단계; 상기 초기화된 인터럽트 제어기가 인터럽트의 인에이블 여부를 판단하는 제 2 단계; 상기 판단 결과에 따라, 인터럽트가 인에이블될 경우, 태그 메모리와 데이터 메모리를 읽을 때 검출된 패리티 오류를 인터럽트로 처리할 것인지의 여부를 검사하는 제 3 단계; 버스측 트랜잭션 및 노드측 트랜잭션에서의 오류 여부를 검사하는 제 4 단계; 상기 제 3 단계 및 제 4 단계 검사 결과에 따라, 인터럽트 신호를 구동하는 제 5 단계; 상기 제 5 단계 수행 후, 인터럽트의 요구여부를 체크하는 제 6 단계; 상기 제 6 단계 수행 후, 인터럽트를 통보받은 프로세서가 인터럽트 제어/상태 레지스터 읽기를 포함한 일련의 인터럽트 서비스 과정을 수행하는 제 7 단계; 및 상기 인터럽트 제어/상태 레지스터에 쓰기를 수행하여 인터럽트 요구 비트를 변경하여 해당 인터럽트의 처리를 종료하는 제 8 단계 를 포함하는 인터럽트 제어 방법
|
7 |
7
제 6 항에 있어서, 상기 인터럽트 제어/상태 레지스터(ICSR)는, 상기 인터럽트 제어부의 제어 및 상태 정보를 저장하여 인터럽트 제어 기능을 제공하고, 프로세서에 의하여 읽기와 쓰기가 가능하며, 인터럽트의 요구 여부를 나타내는 비트(IR)와, 인터럽트의 인에이블 여부를 나타내는 비트(IE)와, 상기 태그 메모리와 데이터 메모리를 읽을 때 검출된 패리티 오류를 인터럽트로 처리할 것인지의 여부를 나타내는 비트(PE)와, 상기 태그 메모리 패리티 오류를 나타내는 비트(ETP)와, 상기 데이터 메모리 패리티 오류를 나타내는 비트(EDP)와, 버스측 입력요구버퍼(BIQ) 트랜잭션 오류를 나타내는 비트(EBQ)와, 버스측입력응답버퍼(BIP)의 트랜잭션 오류를 나타내는 비트(EBP)와, 망측입력요구버퍼NIQ의 트랜잭션 오류를 나타내는 비트(ENQ)와, 망측입력응답버퍼NIP의 트랜잭션 오류를 나타내는 비트(ENP)를 포함하는 것을 특징으로 하는 인터럽트 제어 방법
|