맞춤기술찾기

이전대상기술

금속 게이트 전극을 갖는 탄화규소 모스펫 소자 및 그제조방법

  • 기술번호 : KST2014011901
  • 담당센터 : 부산기술혁신센터
  • 전화번호 : 051-606-6561
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에 따른 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자는 동일한 금속을 사용하여 단일 공정에 의해 동시에 금속막을 형성하고, 그것을 분리하여 형성된 게이트 전극과 소스 영역 전극을 구비함을 특징으로 하며, 이와 같은 탄화규소 MOSFET 소자의 제조방법은, 탄화규소 단결정 기판 위에 에피탁시층을 형성하는 단계; 에피탁시층에 웰을 형성하는 단계; 웰 내부에 소스 영역을 형성하는 단계; 소스 영역에 오믹 접촉을 용이하게 하기 위한 도핑 영역을 형성하는 단계; MOSFET 구조체 중심부의 채널 부위에 게이트 산화막을 형성하는 단계; 게이트 산화막의 형성 후, 상기 소스 영역과 게이트 산화막을 포함한 에피탁시층 표면 전체에 걸쳐 단일 공정으로 동시에 금속막을 형성하는 단계; 금속막을 소스 영역의 오믹 전극과 게이트 산화막 위의 게이트 전극으로 분리하는 단계; 및 MOSFET 구조체의 드레인 영역인 웨이퍼 뒷면에 오믹 접촉을 위한 금속막을 형성하는 단계를 포함하여 구성된다. 이와 같은 본 발명에 의하면, 탄화규소 MOSFET 게이트 전극과 소스영역 전극을 형성함에 있어서, 동일한 금속을 사용하여 단일 공정에 의해 동시에 금속막을 형성하고, 그것을 분리하여 게이트 전극과 소스 영역 전극을 형성하므로, 종래의 방법에 비해 공정이 단순화되어 공정단계와 비용을 줄일 수 있는 장점이 있다.
Int. CL H01L 21/8232 (2006.01)
CPC H01L 29/1608(2013.01) H01L 29/1608(2013.01) H01L 29/1608(2013.01)
출원번호/일자 1020020053093 (2002.09.04)
출원인 한국전기연구원
등록번호/일자 10-0477396-0000 (2005.03.17)
공개번호/일자 10-2004-0021761 (2004.03.11) 문서열기
공고번호/일자 (20050328) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2002.09.04)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전기연구원 대한민국 경상남도 창원시 성산구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 방욱 대한민국 경상남도창원시가음동
2 송근호 대한민국 경상남도창원시
3 김남균 대한민국 경상남도창원시
4 김은동 대한민국 경상남도창원시
5 정종원 대한민국 서울특별시중랑구
6 이종홍 대한민국 서울특별시중랑구
7 이병용 대한민국 서울특별시중랑구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 주종호 대한민국 서울특별시 송파구 법원로**길 **, A동 *층 ***호 (문정동, H비지니스파크)(*T국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전기연구원 대한민국 경상남도 창원시 성산구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2002.09.04 수리 (Accepted) 1-1-2002-0289056-51
2 선행기술조사의뢰서
Request for Prior Art Search
2004.02.11 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2004.03.12 수리 (Accepted) 9-1-2004-0015927-33
4 의견제출통지서
Notification of reason for refusal
2004.06.28 발송처리완료 (Completion of Transmission) 9-5-2004-0254910-45
5 명세서 등 보정서
Amendment to Description, etc.
2004.08.23 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2004-0376584-34
6 의견서
Written Opinion
2004.08.23 수리 (Accepted) 1-1-2004-0376580-52
7 등록결정서
Decision to grant
2005.02.28 발송처리완료 (Completion of Transmission) 9-5-2005-0092623-25
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.11.17 수리 (Accepted) 4-1-2009-5220117-37
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2010.11.08 수리 (Accepted) 4-1-2010-5207456-63
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.04 수리 (Accepted) 4-1-2015-0006987-25
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
탄화규소 MOSFET 소자를 제조하기 위한 출발물질로서 모재를 이루는 탄화규소 단결정 기판; 상기 단결정 기판 위에 형성되며, 항복 전압을 높이기 위한 에피탁시층; 상기 에피탁시층의 일부위에 형성되며, N-채널 트랜지스터 또는 P-채널 트랜지스터의 형성을 위한 웰층; 상기 웰층의 내부에 형성되며, MOSFET의 소스 전극 접합을 위한 소스 영역; 상기 소스 영역에 형성되며, 소스 영역에 오믹 접촉을 용이하게 하기 위한 도핑 영역; 상기 MOSFET 구조체 중심부의 채널 부위에 형성되며, 게이트 전극의 접합을 위한 게이트 산화막; 상기 소스 영역 및 게이트 산화막 위에 서로 구분되도록 형성되며, MOSFET의소스 전극과 게이트 전극을 각각 이루는 상부 금속막; 및 상기 탄화규소 단결정 기판의 하면에 형성되며, MOSFET의 드레인 영역의 오믹 접촉을 위한 하부 금속막을 포함하여 구성된 것을 특징으로 하는 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자
2 2
(a) 탄화규소 단결정 기판 위에 에피탁시층을 형성하는 단계; (b) 상기 에피탁시층에 웰을 형성하는 단계; (c) 상기 웰 내부에 소스 영역을 형성하는 단계; (d) 상기 소스 영역에 오믹 접촉을 용이하게 하기 위한 도핑 영역을 형성하는 단계; (e) 상기 단계 (d)까지의 MOSFET 구조체 중심부의 채널 부위에 게이트 산화막을 형성하는 단계; (f) 상기 게이트 산화막의 형성 후, 상기 소스 영역과 게이트 산화막을 포함한 에피탁시층 표면 전체에 걸쳐 단일 공정으로 동시에 금속막을 형성하는 단계; (g) 상기 금속막을 소스 영역의 오믹 전극과 게이트 산화막 위의 게이트 전극으로 분리하는 단계; 및 (h) MOSFET 구조체의 드레인 영역인 웨이퍼 뒷면에 오믹 접촉을 위한 금속막을 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자의 제조방법
3 3
제 2항에 있어서, 상기 단계 (a)에서의 탄화규소 단결정 기판은 N형으로 도핑되어 있고, 그 도펀트의 농도가 1×1018/㎤보다 높은 것을 사용하는 것을 특징으로 하는 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자의 제조방법
4 4
제 2항에 있어서, 상기 단계 (a)에서의 에피탁시층을 형성함에 있어서, 에피탁시층은 N형으로 도핑되고, 그 도펀트의 농도가 1×1017/㎤보다 낮게 형성되는 것을 특징으로 하는 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자의 제조방법
5 5
제 2항에 있어서, 상기 단계 (f)와 (h)에서의 금속막의 형성을 위한 금속으로 니켈을 사용하는 것을 특징으로 하는 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자의 제조방법
6 5
제 2항에 있어서, 상기 단계 (f)와 (h)에서의 금속막의 형성을 위한 금속으로 니켈을 사용하는 것을 특징으로 하는 금속 게이트 전극을 갖는 탄화규소 MOSFET 소자의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.