맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

전력변환용 사각칩 사이리스터 반도체 소자 및 그 제조방법

  • 기술번호 : KST2014012660
  • 담당센터 : 부산기술혁신센터
  • 전화번호 : 051-606-6561
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에 따른 전력변환용 사각칩 사이리스터 반도체 소자의 제조방법은, 특정 전도도를 가진 저농도의 n형 실리콘 기판의 상,하면에 p형 불순물층을 각각 확산 형성하는 단계; 기판의 상면에 형성된 상부 p형 불순물층의 일부 영역에 캐소드 영역 형성을 위해 n형 불순물층을 확산 형성하는 단계; 상기 n형 불순물층과 상부 p형 불순물층으로 이루어지는 npnp 구조의 사각칩 사이리스터 소자 상면의 소정 부위에 증폭 게이트 금속층을 형성하는 단계; 상기 증폭 게이트 금속층 위에 절연보호막 형성을 위해 제1산화막, 질화막 및 제2산화막을 차례로 적층 형성하는 단계;상기 제1산화막-질화막-제2산화막의 적층 절연보호막과 상기 n형 불순물층 및 증폭 게이트 금속층의 일부위에 걸쳐 캐소드 금속층을 형성하는 단계; 캐소드 금속층과 소정 간격 이격하여 상기 상부 p형 불순물층 위에 게이트 금속층을 형성하는 단계; 및 상기 기판의 하면에 형성된 하부 p형 불순물층의 하면에 애노드 금속층을형성하는 단계를 포함한다. 이와 같은 본 발명에 의하면, 증폭 게이트 금속층이 산화막-질화막-산화막의 절연보호막 밑으로 매몰되고, 표면에 캐소드 전극을 형성함으로써 모듈의 조립성을 향상시킬수 있다. 또한, 캐소드 전극 및 게이트 전극 인출단자를 솔더링에 의해서 형성시킴으로써 장기적으로 소자의 신뢰성을 향상시킬 수 있는 장점이 있다.
Int. CL H01L 29/74 (2006.01)
CPC H01L 29/42308(2013.01) H01L 29/42308(2013.01) H01L 29/42308(2013.01) H01L 29/42308(2013.01)
출원번호/일자 1020040084247 (2004.10.21)
출원인 한국전기연구원
등록번호/일자 10-0564949-0000 (2006.03.21)
공개번호/일자
공고번호/일자 (20060330) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2004.10.21)
심사청구항수 2

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전기연구원 대한민국 경상남도 창원시 성산구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김상철 대한민국 경남 마산시
2 김은동 대한민국 경남 창원시
3 김남균 대한민국 경남 창원시
4 서길수 대한민국 경남 창원시
5 방욱 대한민국 경남 창원시 가음정동
6 김형우 대한민국 경남 창원시

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 주종호 대한민국 서울특별시 송파구 법원로**길 **, A동 *층 ***호 (문정동, H비지니스파크)(*T국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전기연구원 대한민국 경상남도 창원시 성산구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2004.10.21 수리 (Accepted) 1-1-2004-0478665-04
2 등록결정서
Decision to grant		 2006.03.16 발송처리완료 (Completion of Transmission) 9-5-2006-0148508-64
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.11.17 수리 (Accepted) 4-1-2009-5220117-37
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2010.11.08 수리 (Accepted) 4-1-2010-5207456-63
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.04 수리 (Accepted) 4-1-2015-0006987-25
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
특정 전도도를 가진 저농도의 n형 실리콘 기판; 상기 기판의 상,하면에 각각 형성되는 상,하부 p형 불순물층; 상기 기판의 상면에 형성된 상부 p형 불순물층의 일부 영역에 캐소드 영역 형성을 위해 확산 형성되는 n형 불순물층; 상기 n형 불순물층과 상부 p형 불순물층으로 이루어지는 npnp 구조의 사각칩 사이리스터 소자 상면의 소정 부위에 형성되는 증폭 게이트 금속층; 상기 증폭 게이트 금속층 위에 절연보호막 형성을 위해 형성되는 제1산화막; 상기 제1산화막 위에 절연보호막 형성을 위해 형성되는 질화막; 상기 질화막 위에 절연보호막 형성을 위해 형성되는 제2산화막; 상기 제1산화막-질화막-제2산화막의 적층 구조체와 상기 n형 불순물층 및 증폭 게이트 금속층의 일부위에 걸쳐 형성되는 캐소드 금속층; 상기 캐소드 금속층과 소정 간격 이격되어 상기 상부 p형 불순물층 위에 형성되는 게이트 금속층; 및 상기 기판의 하면에 형성된 하부 p형 불순물층의 하면에 형성되는 애노드 금속층을 포함하여 구성된 것을 특징으로 하는 전력변환용 사각칩 사이리스터 반도체 소자
2 2
a) 특정 전도도를 가진 저농도의 n형 실리콘 기판의 상,하면에 p형 불순물층을 각각 확산 형성하는 단계; b) 상기 기판의 상면에 형성된 상부 p형 불순물층의 일부 영역에 캐소드 영역 형성을 위해 n형 불순물층을 확산 형성하는 단계; c) 상기 n형 불순물층과 상부 p형 불순물층으로 이루어지는 npnp 구조의 사각칩 사이리스터 소자 상면의 소정 부위에 증폭 게이트 금속층을 형성하는 단계; d) 상기 증폭 게이트 금속층 위에 절연보호막 형성을 위해 제1산화막을 형성하는 단계; e) 상기 제1산화막 위에 절연보호막 형성을 위해 질화막을 형성하는 단계; f) 상기 질화막 위에 절연보호막 형성을 위해 제2산화막을 형성하는 단계; g) 상기 제1산화막-질화막-제2산화막의 적층 절연보호막과 상기 n형 불순물층 및 증폭 게이트 금속층의 일부위에 걸쳐 캐소드 금속층을 형성하는 단계; h) 상기 캐소드 금속층과 소정 간격 이격하여 상기 상부 p형 불순물층 위에 게이트 금속층을 형성하는 단계; 및 i) 상기 기판의 하면에 형성된 하부 p형 불순물층의 하면에 애노드 금속층을형성하는 단계를 포함하는 것을 특징으로 하는 전력변환용 사각칩 사이리스터 반도체 소자의 제조방법
3 2
a) 특정 전도도를 가진 저농도의 n형 실리콘 기판의 상,하면에 p형 불순물층을 각각 확산 형성하는 단계; b) 상기 기판의 상면에 형성된 상부 p형 불순물층의 일부 영역에 캐소드 영역 형성을 위해 n형 불순물층을 확산 형성하는 단계; c) 상기 n형 불순물층과 상부 p형 불순물층으로 이루어지는 npnp 구조의 사각칩 사이리스터 소자 상면의 소정 부위에 증폭 게이트 금속층을 형성하는 단계; d) 상기 증폭 게이트 금속층 위에 절연보호막 형성을 위해 제1산화막을 형성하는 단계; e) 상기 제1산화막 위에 절연보호막 형성을 위해 질화막을 형성하는 단계; f) 상기 질화막 위에 절연보호막 형성을 위해 제2산화막을 형성하는 단계; g) 상기 제1산화막-질화막-제2산화막의 적층 절연보호막과 상기 n형 불순물층 및 증폭 게이트 금속층의 일부위에 걸쳐 캐소드 금속층을 형성하는 단계; h) 상기 캐소드 금속층과 소정 간격 이격하여 상기 상부 p형 불순물층 위에 게이트 금속층을 형성하는 단계; 및 i) 상기 기판의 하면에 형성된 하부 p형 불순물층의 하면에 애노드 금속층을형성하는 단계를 포함하는 것을 특징으로 하는 전력변환용 사각칩 사이리스터 반도체 소자의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.