| 1 |
1
제1 전원에 연결되어 있는 제1 전극, 입력 신호를 수신하는 제어 전극 및 제2 전극을 가지는 제1 트랜지스터;상기 제1 트랜지스터의 상기 제2 전극에 연결되어 있는 제1 전극, 클록 신호를 수신하는 제어 전극 및 제1 노드에 연결되어 있는 제2 전극을 가지는 제2 트랜지스터;상기 제1 노드에 연결되어 있는 제1 전극, 상기 입력 신호를 수신하는 제어 전극 및 제2 전원에 연결되어 있는 제2 전극을 가지는 제3 트랜지스터;상기 제1 전원에 연결되어 있는 제1 전극, 상기 클록 신호를 수신하는 제어 전극 및 제2 노드와 연결되어 있는 제2 전극을 가지는 제4 트랜지스터;상기 제2 노드에 연결되어 있는 제1 전극, 상기 제1 노드에 연결되어 있는 제어 전극 및 제3 노드에 연결되어 있는 제2 전극을 가지는 제5 트랜지스터;상기 제3 노드에 연결되어 있는 제1 전극, 상기 클록 신호를 수신하는 제어 전극 및 상기 제2 전원에 연결되어 있는 제2 전극을 가지는 제6 트랜지스터;상기 제1 전원에 연결되어 있는 제1 전극, 상기 제2 노드에 연결되어 있는 제어 전극 및 출력 노드와 연결되어 있는 제2 전극을 가지는 제7 트랜지스터;상기 출력 노드와 연결되어 있는 제1 전극, 상기 클록 신호를 수신하는 제어 전극 및 제2 전극을 가지는 제8 트랜지스터; 및상기 제8 트랜지스터의 상기 제2 전극과 연결되어 있는 제1 전극, 상기 제2 노드와 연결되어 있는 제어 전극 및 상기 제3 노드와 연결되어 있는 제2 전극을 가지는 제9 트랜지스터를 포함하는 플립플롭
|
| 2 |
2
제1항에 있어서, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제4 트랜지스터 및 상기 제7 트랜지스터는 제1 채널 타입이고, 상기 제3 트랜지스터, 상기 제5 트랜지스터, 상기 제6 트랜지스터, 상기 제8 트랜지스터 및 상기 제9 트랜지스터는 제2 채널 타입인 것을 특징으로 하는 플립플롭
|
| 3 |
3
제2항에 있어서, 상기 제1 채널 타입은 P 채널이고, 상기 제2 채널 타입은 N 채널인 것을 특징으로 하는 플립플롭
|
| 4 |
4
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 전원은 상기 제2 전원보다 높은 전압을 공급하는 것을 특징으로 하는 플립플롭
|
| 5 |
5
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 출력 노드와 연결되어 있는 인버터를 더 포함하는 플립플롭
|
| 6 |
6
제1 노드를 가지고 있으며, 입력 신호의 제1 레벨 및 클록 신호의 제2 레벨에 응답하여 제1 노드를 하이 레벨 전압으로 프리차지시키며, 상기 입력 신호의 제3 레벨에 응답하여 상기 제1 노드의 상기 하이 레벨 전압을 방전시키는 제1 스테이지;제2 노드 및 제3 노드를 가지고 있으며, 상기 클록 신호의 상기 제2 레벨에 응답하여 상기 제2 노드를 하이 레벨 전압으로 프리차지시키고, 상기 클록 신호의 제4 레벨에 응답하여 상기 제3 노드를 방전하는 제1 방전 경로를 형성하며, 상기 제1 노드의 상기 하이 레벨 전압에 응답하여 상기 제2 노드의 상기 하이 레벨 전압을 상기 제1 방전 경로를 통하여 방전하는 제2 방전 경로를 형성하는 제2 스테이지; 및출력 노드를 가지고 있으며, 상기 제2 노드의 로우 레벨 전압에 응답하여 상기 출력 노드를 하이 레벨 전압으로 충전시키고, 상기 제1 방전 경로가 형성된 경우에 상기 클록 신호의 상기 제4 레벨 및 상기 제2 노드의 상기 하이 레벨 전압에 응답하여 상기 출력 노드의 충전 전압을 상기 제1 방전 경로를 통하여 방전시키는 제3 방전 경로를 형성하는 제3 스테이지를 포함하는 플립플롭
|
| 7 |
7
제6항에 있어서, 상기 제1 레벨 및 상기 제2 레벨은 로우 레벨이고, 상기 제3 레벨 및 상기 제4 레벨은 하이 레벨인 것을 특징으로 하는 플립플롭
|
| 8 |
8
제6항 또는 제7항에 있어서, 상기 제1 스테이지는, 상기 하이 레벨 전압을 공급하는 제1 전원과 상기 제1 노드 사이에 직렬로 연결되어 있는 제1 및 제2 트랜지스터, 그리고 상기 입력 신호의 상기 제3 레벨에 응답하여 상기 제1 노드를 방전하는 경로를 형성하는 제3 트랜지스터를 포함하며,상기 제1 트랜지스터는 상기 입력 신호의 상기 제1 레벨에 응답하여 턴 온되고 제2 트랜지스터는 상기 제2 레벨에 응답하여 턴 온되는 것을 특징으로 하는 플립플롭
|
| 9 |
9
제6항 또는 제7항에 있어서,상기 제2 스테이지는,상기 클록 신호의 상기 제2 레벨에 응답하여 상기 제2 노드를 프리차지시키는 경로를 형성하는 제4 트랜지스터, 상기 제1 노드의 상기 하이 레벨 전압에 응답하여 상기 제2 방전 경로를 형성하는 제5 트랜지스터, 그리고 상기 클록 신호의 상기 제4 레벨에 응답하여 상기 제1 방전 경로를 형성하는 제6 트랜지스터를 포함하는 플립플롭
|
| 10 |
10
제6항 또는 제7항에 있어서,상기 제3 스테이지는, 상기 제2 노드의 상기 로우 레벨 전압에 응답하여 상기 출력 노드를 충전하는 경로를 형성하는 제7 트랜지스터, 그리고 상기 클록 신호의 상기 제4 레벨 및 상기 제2 노드의 상기 하이 레벨 전압에 각각 응답하여 상기 제3 방전 경로를 형성하는 제8 및 제9 트랜지스터를 포함하는 플립플롭
|
| 11 |
11
제6항 또는 제7항에 있어서,상기 출력 노드에 연결되어 있는 인버터를 더 포함하는 플립플롭
|
| 12 |
12
제1 전원과 제2 전원 사이에 연결되어 있으며, 클록 신호가 제1 레벨에서 제2 레벨로 변경될 때 입력 신호를 반전하여 제1 노드로 출력하는 제1 클록형 CMOS;상기 제1 전원과 상기 제2 노드 사이에 연결되어 있으며, 상기 클록 신호의 상기 제1 레벨에 응답하여 턴 온되는 제1 트랜지스터;상기 제2 노드와 상기 제3 노드 사이에 연결되어 있으며, 상기 제1 노드의 전압에 응답하여 동작하는 제2 트랜지스터;상기 제3 노드와 상기 제2 전원 사이에 연결되어 있으며, 상기 클록 신호의 상기 제2 레벨에 응답하여 턴 온되는 제3 트랜지스터;상기 제1 전원과 상기 제3 노드 사이에 연결되어 있으며, 상기 클록 신호가 상기 제2 레벨에서 상기 제1 레벨로 변경될 때 상기 제2 노드의 출력 신호를 반전하여 출력하는 제2 클록형 CMOS를 포함하는 플립플롭
|
| 13 |
13
제12항에 있어서, 상기 제1 레벨은 상기 제2 레벨보다 낮은 전압 레벨인 것을 특징으로 하는 플립플롭
|
| 14 |
14
제12항 또는 제13항에 있어서,상기 출력 노드에 연결되어 있는 인버터를 더 포함하는 플립플롭
|
