| 1 |
1
삭제
|
| 2 |
2
피드포워드 제한 증폭기에 있어서,
제1 차동 입력 신호를 입력받는 제1 차동 입력단과, 제2 차동 입력 신호를 입력받는 제2 차동 입력단과, 상기 제1 차동 입력 신호가 증폭된 차동 출력 신호를 출력하는 차동 출력단을 가지는 복수 개의 게인 셀들을 포함하고,
상기 복수 개의 게인 셀들은 전 단의 차동 출력 신호를 제1 차동 입력 신호로 하여 캐스캐이드 연결되며,
각 게인 셀에서, 전 단의 게인 셀의 제1 차동 입력 신호를 제2 차동 입력 신호로 하여 피드포워드 루프가 형성되고,
마지막 단 게인 셀의 차동 출력단과 첫째 단 게인 셀의 제1 차동 입력단 사이에 연결되며, DC 오프셋을 제거하는 오프셋 제거 회로를 더욱 포함하고,
상기 게인 셀 각각은 다중 독립 게이트 전계-효과 트랜지스터를 이용하여 구성되고,
상기 게인 셀 각각은,
제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터를 포함하고,
상기 제2 차동 입력단은 상기 제1 다중 독립 게이트 전계-효과 트랜지스터의 제1 게이트 및 상기 제2 다중 독립 게이트 전계-효과 트랜지스터의 제1 게이트에 해당하고,
상기 제1 다중 독립 게이트 전계-효과 트랜지스터의 제2 게이트와 상기 제2 다중 독립 게이트 전계-효과 트랜지스터의 제2 게이트는 접지되는 것을 특징으로 하는 피드포워드 제한 증폭기
|
| 3 |
3
제2항에 있어서,
상기 게인 셀 각각은,
상기 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터와 각각 직렬로 연결된 제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터를 더 포함하고,
상기 제1 차동 입력단은 상기 제3 다중 독립 게이트 전계-효과 트랜지스터의 공통 게이트 및 상기 제4 다중 독립 게이트 전계-효과 트랜지스터의의 공통 게이트에 해당하는 것을 특징으로 하는 피드포워드 제한 증폭기
|
| 4 |
4
제3항에 있어서,
상기 게인 셀 각각은, 상기 제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터에 전류를 공급하는 전류원을 더 포함하는 것을 특징으로 하는 피드포워드 제한 증폭기
|
| 5 |
5
제3항에 있어서,
상기 제1 및 제2 다중 독립 게이트 전계-효과 트랜지스터는 P형 전계-효과 트랜지스터이고, 상기 제3 및 제4 다중 독립 게이트 전계-효과 트랜지스터는 N형 전계-효과 트랜지스터이며,
상기 제1 다중 독립 게이트 전계-효과 트랜지스터의 드레인 및 상기 제2 다중 독립 게이트 전계-효과 트랜지스터의 드레인이 각각 상기 제3 다중 독립 게이트 전계-효과 트랜지스터의 드레인 및 상기 제4 다중 독립 게이트 전계-효과 트랜지스터의 드레인에 연결되며,
상기 제3 다중 독립 게이트 전계-효과 트랜지스터의 드레인 단 및 상기 제4 다중 독립 게이트 전계-효과 트랜지스터의 드레인 단이 상기 차동 출력단이 되는 것을 특징으로 하는 피드포워드 제한 증폭기
|
