| 1 |
1
기판 상부에 형성되며, 불연속적으로 존재하는 2DEG층을 포함하는 버퍼층;
상기 버퍼층 상부의 소정 영역에 형성되고, AlyGa1-yN으로 이루어지는 제1장벽층;
상기 제1 장벽층과 동일 층에 형성되되, 상기 제1장벽층이 형성된 영역을 제외한 상기 버퍼층 상부에 형성되고, AlxGa1-xN으로 이루어지는 제2장벽층;
상기 제1장벽층 상부에 형성된 게이트 전극; 및
상기 게이트 전극의 양측에 형성된 소스 전극과 드레인 전극;을 포함하고,
상기 AlxGa1-xN과 AlyGa1-yN의 조성은 x003e#y003e#0을 만족하며, x는 0003c#x003c#1을 만족하고, y는 0003c#y003c#1을 만족하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터
|
| 2 |
2
삭제
|
| 3 |
3
제 1항에 있어서,
상기 2DEG층은 상기 게이트 전극 하부 부분이 불연속으로 형성된 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터
|
| 4 |
4
제 1항에 있어서,
상기 제1장벽층의 높이와 상기 제2장벽층의 높이가 동일한 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터
|
| 5 |
5
제 1항에 있어서,
상기 제1장벽층이 상기 제2장벽층의 상부를 뒤덮는 형태인 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터
|
| 6 |
6
기판 상부에 질화물계 반도체로 이루어진 버퍼층을 형성하는 제1단계;
상기 버퍼층 상부의 소정 영역에 패터닝된 산화막을 형성하는 제2단계;
상기 산화막이 형성되지 않아 노출된 상기 버퍼층 상에 AlxGa1-xN을 상기 산화막 높이까지 성장시켜 제2장벽층을 형성하는 제3단계;
상기 산화막을 제거하는 제4단계;
상기 산화막이 제거되어 노출된 영역에 AlyGa1-yN을 성장시켜 제1장벽층을 상기 제2 장벽층과 동일 층에 형성하는 제5단계;
상기 제2장벽층상에 메탈을 증착한 후 열처리하여 소스 및 드레인 전극을 형성하는 제6단계; 및
상기 제1장벽층 상부에 메탈을 증착하여 게이트 전극을 형성하는 제7단계;를 포함하고,
x는 0003c#x003c#1을 만족하고, y는 0003c#y003c#1을 만족하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법
|
| 7 |
7
제 6항에 있어서,
상기 AlxGa1-xN과 AlyGa1-yN의 조성은 x003e#y003e#0을 만족하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법
|
| 8 |
8
제 6항에 있어서,
상기 제1장벽층은 AlyGa1-yN을 상기 제2장벽층 높이까지 선택적으로 성장시켜 형성하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법
|
| 9 |
9
제 6항에 있어서,
상기 제1장벽층은 AlyGa1-yN을 성장시켜 상기 제2장벽층을 뒤덮도록 형성하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법
|
| 10 |
10
제 6항에 있어서,
상기 제1장벽층 및 제2장벽층이 상기 버퍼층 상부에 형성됨으로써 상기 게이트 전극 하부 부분이 불연속적인 2DEG층이 형성되는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법
|
| 11 |
11
제 6항에 있어서,
상기 소스 전극 및 드레인 전극은 상기 게이트 전극의 양측에 위치하고, 2DEG층과 접촉하도록 형성되는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법
|
| 12 |
12
제 6항에 있어서,
상기 제6단계의 열처리는 600 내지 1200℃에서 수행하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법
|
| 13 |
13
제 6항에 있어서,
상기 산화막을 제거하는 제4단계는 HF를 이용하는 습식식각으로 진행하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법
|
