| 1 |
1
기판 상에 촉매층을 생성하고, 상기 촉매층 상에 나노구조물을 성장시키는 단계와,
상기 나노구조물이 성장된 기판 상부에 솔젤(Sol-gel)법 공정을 통해 다이렉트릭(Dielectric)을 상기 성장된 나노구조물을 덮일 수 있는 두께로 코팅하는 단계와,
상기 다이렉트릭이 코팅된 기판을 베이킹하여 나노구조물의 계면을 경화시키는 단계와,
상기 베이킹을 통해 경화된 기판을 아세톤으로 세척하고 큐어링을 수행하여 상부면에 절연체인 계면을 갖는 하부전극을 형성하는 단계와,
상부면에 절연체인 계면을 갖는 하부전극이 형성된 기판 상부에 전도성 고분자(conducting polymer)나, AuSn 또는 AgSn 보다 점도가 낮은 금속을 도포해준 뒤 전극 형성될 부분을 패터팅하여 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 나노구조를 갖는 MIM(Metal-Insulator-Metal) 캐패시터 제조방법
|
| 2 |
2
제 1 항에 있어서,
상기 촉매층은 아크 플라즈마 건의 타깃으로서, Fe, Co 및 Ni 중 어느 1 종, 또는 이들 금속 중 적어도 1 종을 함유하는 합금 또는 화합물, 혹은 이들 금속, 합금 및 화합물에서 선택된 적어도 2 종의 혼합물로 이루어지는 타깃을 사용하여 형성되는 것을 특징으로 하는 나노구조를 갖는 MIM 캐패시터 제조방법
|
| 3 |
3
제 1 항에 있어서,
상기 다이렉트릭은 무기물(Inorganic) 계열 솔 젤(Sol-gel)인 것을 특징으로 하는 나노구조를 갖는 MIM 캐패시터 제조방법
|
| 4 |
4
제 1 항에 있어서,
상기 솔젤 법 공정은 스핀 코팅(Spin coating), 스프레이 코팅(Spray coating), 딥 코팅(Dip coating), 와이핑(Wiping) 및 롤 코팅(Roll coating) 중 적어도 하나인 것을 특징으로 하는 MIM(Metal-Insulator-Metal) 캐패시터 제조방법
|
| 5 |
5
제 1 항에 있어서,
상기 나노구조물의 계면을 경화시키는 단계는
상기 다이렉트릭이 코팅된 기판을 발열체에 올려놓고, 30초 이상 3분 이하 동안 베이킹을 수행하여 CNT의 계면을 경화시키는 것을 특징으로 하는 나노구조를 갖는 MIM 캐패시터 제조방법
|
| 6 |
6
제 1 항 또는 제 5 항에 있어서,
상기 경화되는 계면은 10Å이상 90Å이하의 두께로 경화되는 것을 특징으로 하는 나노구조를 갖는 MIM 캐패시터 제조방법
|
| 7 |
7
제 1 항에 있어서,
상기 큐어링은 화로(furnace) 장비를 사용하여 큐어링을 수행하거나, 또는 OH 래디컬(radical)을 포함하는 용액에 상기 세척된 기판을 담구는 과정을 통해 큐어링을 수행하는 것을 특징으로 하는 나노구조를 갖는 MIM 캐패시터 제조방법
|
| 8 |
8
제 7 항에 있어서,
OH 래디컬(radical)을 포함하는 용액은 물(H2O), 과산화수소(H2O2)수 및 암모니아수, KOH수용액, NaOH수용액, Ca(OH2)수용액, Ba(OH2)수용액 중 어느 하나인 것을 특징으로 하는 나노구조를 갖는 MIM 캐패시터 제조방법
|
| 9 |
9
제 1 항에 있어서,
상기 나노구조물은 나노튜브 또는 CNT(Carbon Nano Tube) 중 어느 하나인 것을 특징으로 하는 나노구조를 갖는 MIM 캐패시터 제조방법
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
| 13 |
13
MIM(Metal-Insulator-Metal) 구조를 갖는 MIM 캐패시터에, 캐패시터의 하부전극(bottom node)의 유효 표면적을 증가시켜 유전층의 유효 표면적을 증가시키기 위한 제 1 항 내지 제 9 항 중 어느 하나의 공정을 기반으로 MIM 캐패시터의 제조를 위한 수행 프로그래밍을 저장하는 기록매체
|
