| 1 |
1
기판;상기 기판에 또는 기판 상에 형성되어 있는 다수의 제1 도전성 라인:상기 제1 도전성 라인과 다른 높이에서 상기 기판 상에 또는 기판에 형성되어 있으며, 상기 다수의 제1 도전성 라인 각각과 교차하여 다수의 교차부(intersection region)를 형성하는 다수의 제2 도전성 라인; 및상기 기판 상에 형성되어 있는 다수의 메모리 셀을 포함하는 비휘발성 반도체 메모리 소자로서, 상기 다수의 메모리 셀 각각은 상기 교차부의 상기 다수의 제1 도전성 라인과 상기 다수의 제2 도전성 라인 사이에 형성되어 있는 강유전 반도체 패턴을 포함하며,강유전 반도체 패턴은 상기 제1 도전성 라인 및 상기 제2 도전성 라인 중의 하나와 접할 때 그 접촉면에서 쇼트키 콘택을 형성하고, 다른 하나와 접할 때는 그 접촉면에서 오믹 콘택을 형성하는 것을 특징으로 하는 비휘발성 반도체 메모리 소자
|
| 2 |
2
제1항에 있어서, 상기 강유전 반도체 패턴은 CdZnTe, ZnCdS, CdMnTe, CdMnS, ZnCdSe 및 CdMnSe로 이루어진 군에서 선택된 하나의 물질로 형성된 것을 특징으로 하는 비휘발성 반도체 메모리 소자
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서, 상기 제1 도전성 라인은 워드 라인을 형성하고, 상기 제2 도전성 라인은 비트 라인을 형성하는 것을 특징으로 하는 비휘발성 반도체 메모리 소자
|
| 5 |
5
비휘발성 반도체 메모리 소자의 메모리 셀에 데이터를 기입하는 방법에 있어서, 상기 비휘발성 반도체 메모리 소자는, 기판; 상기 기판 상에 형성되어 있는 다수의 제1 도전성 라인: 상기 기판 상에 형성되어 있으며, 상기 다수의 제1 도전성 라인 각각과 교차하여 다수의 교차부를 형성하는 다수의 제2 도전성 라인; 및 상기 기판 상에 형성되어 있는 다수의 메모리 셀을 포함하는 반도체 메모리 소자로서, 상기 다수의 메모리 셀 각각은 상기 교차부의 상기 다수의 제1 도전성 라인과 상기 다수의 제2 도전성 라인 사이에 형성되어 있는 강유전 반도체 패턴을 포함하며, 상기 피기입 메모리 셀에 상기 강유전 반도체 패턴의 항복 전압보다 높은 전위차를 인가하여 상기 피기입 메모리 셀에 데이터를 기입하는 비휘발성 반도체 메모리 소자의 데이터 기입 방법
|
| 6 |
6
제5항에 있어서, 상기 강유전 반도체 패턴과 제1 도전성 라인은 쇼트키 콘택을 형성하고, 상기 강유전 반도체 패턴과 상기 제2 도전성 라인은 오믹 콘택을 형성하며, 상기 피기입 메모리 셀에 데이터 "1"을 기입할 때에는, 상기 제1 도전성 라인에 상기 항복 전압보다 높은 전압을 인가하고 상기 제2 도전성 라인에 접지 전압을 인가하며, 상기 피기입 메모리 셀에 데이터 "0"을 기입할 때에는, 상기 제1 도전성 라인에 상기 접지 전압을 인가하고 상기 제2 도전성 라인에 상기 항복 전압보다 높은 전압을 인가하는 것을 특징으로 하는 비휘발성 반도체 메모리 소자의 데이터 기입 방법
|
| 7 |
7
비휘발성 반도체 메모리 소자의 메모리 셀에 저장된 데이터를 판독하는 방법에 있어서, 상기 비휘발성 반도체 메모리 소자는, 기판; 상기 기판 상에 형성되어 있는 다수의 제1 도전성 라인: 상기 기판 상에 형성되어 있으며, 상기 다수의 제1 도전성 라인 각각과 교차하여 다수의 교차부(intersection region)를 형성하는 다수의 제2 도전성 라인; 및 상기 기판 상에 형성되어 있는 다수의 메모리 셀; 및 상기 기판 상에 형성되어 있는 다수의 비교 전류 발생회로를 포함하는 반도체 메모리 소자로서, 상기 다수의 메모리 셀 각각은 상기 교차부의 상기 다수의 제1 도전성 라인과 상기 다수의 제2 도전성 라인 사이에 형성되어 있는 강유전 반도체 패턴을 포함하고, 피판독 메모리 셀에 상기 강유전 반도체 패턴의 항복 전압보다 낮은 전위차를 인가했을 때 상기 피판독 메모리 셀에 흐르는 전류와 상기 비교 전류 발생회로에 의하여 발생하는 전류를 비교하여 상기 피판독 메모리 셀에 저장된 데이터를 판독하는 비휘발성 반도체 메모리 소자의 데이터 판독 방법
|
| 8 |
8
제7항에 있어서, 상기 피판독 메모리 셀에 흐르는 전류가 상기 비교 전류 발생회로에 의하여 발생하는 전류보다 적으면 피판독 메모리 셀에 "1"의 데이터가 저장되어 있는 것으로 판독하고, 상기 피판독 메모리 셀에 흐르는 전류가 상기 비교 전류 발생회로에 의하여 발생하는 전류보다 많으면 피판독 메모리 셀에 "0"의 데이터가 저장되어 있는 것으로 판독하는 것을 특징으로 하는 비휘발성 반도체 메모리 소자의 데이터 판독 방법
|
| 9 |
8
제7항에 있어서, 상기 피판독 메모리 셀에 흐르는 전류가 상기 비교 전류 발생회로에 의하여 발생하는 전류보다 적으면 피판독 메모리 셀에 "1"의 데이터가 저장되어 있는 것으로 판독하고, 상기 피판독 메모리 셀에 흐르는 전류가 상기 비교 전류 발생회로에 의하여 발생하는 전류보다 많으면 피판독 메모리 셀에 "0"의 데이터가 저장되어 있는 것으로 판독하는 것을 특징으로 하는 비휘발성 반도체 메모리 소자의 데이터 판독 방법
|
