1 |
1
IEEE 802
|
2 |
2
IEEE 802
|
3 |
3
제 1 항 또는 제 2 항에 있어서, 암호화 동작 또는 복호화 동작 동안 정상 상태를 표시하는 발광소자 구동부를 더 포함하되, 상기 발광소자 구동부는 인버터 및 소정 값의 풀업 저항을 더 포함하는 이더넷 LAN에서 프레임 보안을 위한 물리 계층 데이터 보안 장치
|
4 |
4
제 1 항 또는 제 2 항에 있어서, 상기 암호화 동작 신호 발생부 또는 복호화 동작 신호 발생부는, 상기 데이터 필드의 바이트 수를 표시하는 데이터 길이 필드의 내용을 비트 단위로 환산하여 환산 값을 생성하는 24-비트 레지스터; 및 상기 환산 값을 초기값으로 설정하여 상기 초기값으로부터 하향 계수하여 동기를 맞추는 내부 계수기를 더 포함하는 이더넷 LAN에서 프레임 보안을 위한 물리 계층 데이터 보안 장치
|
5 |
5
제 1 항 또는 제 2 항에 있어서, 상기 암호화 동작 신호 또는 복호화 동작 신호는 상기 데이터 필드의 길이(데이터 필드의 비트 수)에 해당하는 구간만 "1"로 유지되고, 나머지 구간은 "0"인 이더넷 LAN에서 프레임 보안을 위한 물리 계층 데이터 보안 장치
|
6 |
6
제 1 항 또는 제 2 항에 있어서,상기 초기값은 십진수 값으로 "112"이며, 상기 하향 계수의 단위는 "1"이고, 상기 "112"는 상기 이더넷 프레임 또는 상기 암호화 이더넷 프레임의 경계 판별 후 14 번째 바이트에 위치하는 데이터 길이 필드의 비트 환산 값인 이더넷 LAN에서 프레임 보안을 위한 물리 계층 데이터 보안 장치
|
7 |
7
제 1 항에 있어서,상기 암호화 키 생성부는,암호화 소자;상기 암호화 소자에 64-비트 블록 단위의 암호화 데이터를 제공하며 상기 프레임 경계 판별 회로부의 프레임 경계 판별 신호로부터 초기값을 전달받아 동작하는 64-비트 계수기; 및 상기 64-비트 계수기의 출력을 암호화 데이터로 입력받고 대칭키 암호 알고리즘을 사용하는 DES(Data Encryption Standard) 소자를 포함하는 이더넷 LAN에서 프레임 보안을 위한 물리 계층 데이터 보안 장치
|
8 |
8
제 1 항 또는 제 2 항에 있어서,상기 48-비트 시프트 레지스터부는 상기 이더넷 프레임 또는 암호화 이더넷 프레임의 프리엠블 필드의 일부(6 바이트) 패턴을 읽어 들이고, 상기 16-비트 시프트 레지스터부는 상기 이더넷 프레임 또는 암호화 이더넷 프레임의 프리엠블 필드의 일부(1 바이트), 프레임 시작 구분자 및 데이터 길이 필드를 읽어 들이는 이더넷 LAN에서 프레임 보안을 위한 물리 계층 데이터 보안 장치
|
9 |
9
암호화되지 않은 IEEE 802
|
10 |
10
암호화된 IEEE 802
|
11 |
11
제 9 항 또는 제 10 항에 있어서, 암호화 동작 또는 복호화 동작 동안 정상 상태임을 발광으로 표시하는 단계를 더 포함하는 이더넷 LAN에서 프레임 보안을 위한 물리 계층 데이터 보안 방법
|
12 |
12
제 9 항 또는 제 10 항에 있어서, 상기 초기값은 십진수 값으로 "112"이며, 상기 하향 계수의 단위는 "1"이고, 상기 "112"는 상기 이더넷 프레임 또는 상기 암호화 이더넷 프레임의 경계 판별 후 14 번째 바이트에 위치하는 데이터 길이 필드의 비트 환산 값인 이더넷 LAN에서 프레임 보안을 위한 물리 계층 데이터 보안 방법
|
13 |
13
제 9 항 또는 제 10 항에 있어서,상기 암호화 동작 신호 또는 복호화 동작 신호는 상기 데이터 필드의 길이에 해당하는 구간만 "1"로 유지되고, 나머지 구간은 "0"인 이더넷 LAN에서 프레임 보안을 위한 물리 계층 데이터 보안 방법
|