| 1 |
1
보정 캐패시터열과 비트 수효보다 2n-1개 적은 수의 비트 캐패시터열을 포함하는 제1 변환부;상기 제1 변환부와 차동으로 동작하는 제2 변환부;상기 제1 변환부 및 상기 제2 변환부의 출력 전압에 따라 각 캐패시터에 대한 하이 또는 로우 레벨의 전압을 출력하는 비교기;상기 비교기의 출력 전압을 수신하여 디지털 신호로 변환하는 SAR 로직부; 및상기 SAR 로직부에 의해 변환된 디지털 신호를 수신하고, 수신된 디지털 신호 중 상기 보정 캐패시터열에 대한 보정 디지털 신호를 이용하여 상기 비트 캐패시터열에 대한 디지털 신호를 보정하는 보정 로직부를 포함하고,입력 아날로그 신호의 샘플링 후 상기 제1 변환열과 상기 제2 변환열의 출력을 각각 상기 비교기의 입력단에 연결하여, 상기 비교기의 출력 전압에 따라 MSB에 해당하는 디지털 값을 결정하며,상기 보정 캐패시터열은 공통모드전압, 제1 기준 전압 및 제2 기준 전압 중 하나와 상기 비교기의 입력단 사이에 형성되며, 제1 보정 캐패시터 및 제2 보정 캐패시터를 포함하고,상기 제1 보정 캐패시터는 상기 비트 캐패시터열의 LSB에 대응하는 캐패시터와 같은 값을 연산하는 순차 접근 아날로그 디지털 변환기
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 공통모드전압은 제1 및 제2 기준 전압의 중간값인 순차 접근 아날로그 디지털 변환기
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서,상기 보정 로직부는 상기 제1 보정 캐패시터의 디지털 값이 상기 LSB에 해당하는 디지털 값과 같고 상기 제2 보정 캐패시터의 디지털 값이 상기 LSB에 해당하는 디지털 값의 반전된 값과 같다면 에러가 없는 것으로 판단하는 순차 접근 아날로그 디지털 변환기
|
| 6 |
6
제5항에 있어서,상기 보정 로직부는 상기 제1 보정 캐패시터의 디지털 값과 상기 제2 보정 캐패시터의 디지털 값이 상기 LSB에 해당하는 디지털 값의 반전된 값과 같다면, 상기 제1 보정 캐패시터의 디지털 값에 오류가 있는 것으로 판단하고 상기 LSB에 해당하는 디지털 값을 그대로 사용하는 순차 접근 아날로그 디지털 변환기
|
| 7 |
7
제6항에 있어서,상기 보정 로직부는 상기 LSB에 해당하는 디지털 값, 상기 제1 보정 캐패시터의 디지털 값 그리고 상기 제2 보정 캐패시터의 디지털 값이 각각 1, 1, 1 혹은 0, 1, 0이면 전체 코드 값에서 1을 더하고, 그 값이 각각 1, 0, 1 또는 0, 0, 0이면 전체 코드 값에서 1을 빼는 순차 접근 아날로그 디지털 변환기
|
| 8 |
8
비트 캐패시터열과 제1 및 제2 보정 캐패시터를 포함하는 순차 접근 아날로그 디지털 변환기의 구동 방법에 있어서,상기 비트 캐패시터열의 입력 아날로그 전압을 샘플링하는 단계;MSB에 해당하는 비트의 1 또는 0의 디지털 값을 결정하는 단계;순차 접근 동작을 수행하여 상기 MSB 다음 비트에 대응하는 비트 캐패시터부터 LSB에 대응하는 비트 캐패시터까지 1 또는 0의 디지털 값을 결정하는 단계;상기 LSB에 해당하는 디지털 값에 따라 상기 LSB에 대응하는 비트 캐패시터를 구동하지 않고, 순차 접근 동작으로 상기 제1 및 제2 보정 캐패시터의 1 또는 0의 디지털 값을 결정하는 단계;상기 제1 및 제2 보정 캐패시터의 디지털 값에 따라 상기 비트 캐패시터의 디지털 값을 보정하는 단계를 포함하고,상기 샘플링하는 단계에서 제1 보정 캐패시터의 하판은 입력 아날로그 전압에 연결하고, 제2 보정 캐패시터의 하판은 공통모드전압에 연결하며,상기 샘플링하는 단계에서 제1 보정 캐패시터의 하판은 입력 아날로그 전압에 연결하고, 제2 보정 캐패시터의 하판은 공통모드전압에 연결하고,상기 공통모드전압은 제1 및 제2 기준 전압의 중간값인 순차 접근 아날로그 디지털 변환기의 구동 방법
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
제8항에 있어서,상기 비트 캐패시터의 디지털 값을 보정하는 단계는,상기 제1 보정 캐패시터의 디지털 값과 상기 제2 보정 캐패시터의 디지털 값이 상기 LSB에 해당하는 디지털 값의 반전된 값과 같다면, 상기 제1 보정 캐패시터의 디지털 값에 오류가 있는 것으로 판단하고 상기 LSB에 해당하는 디지털 값을 그대로 사용하는 순차 접근 아날로그 디지털 변환기의 구동 방법
|
| 13 |
13
제12항에 있어서,상기 비트 캐패시터의 디지털 값을 보정하는 단계는,상기 LSB에 해당하는 디지털 값, 상기 제1 보정 캐패시터의 디지털 값 그리고 상기 제2 보정 캐패시터의 디지털 값이 각각 1, 1, 1 혹은 0, 1, 0이면 전체 코드 값에서 1을 더하고, 그 값이 각각 1, 0, 1 또는 0, 0, 0이면 전체 코드 값에서 1을 빼는 순차 접근 아날로그 디지털 변환기의 구동 방법
|
| 14 |
14
제8항에 있어서,상기 순차 접근 아날로그 디지털 변환기는 상기 비트 캐패시터열과 전원의 연결이 반대되는 비트 캐패시터열을 더 포함하고,상기 MSB에 대응하는 비트의 1 또는 0의 디지털 값을 결정하는 단계는샘플링 후, 상기 비트 캐패시터열과 상기 전원의 연결이 반대되는 비트 캐패시터열의 출력을 각각 비교기의 입력단에 연결하여 상기 비교기의 출력값으로 결정하는 순차 접근 아날로그 디지털 변환기의 구동 방법
|
