| 1 |
1
제1 제어 신호 및 제2 제어 신호를 출력하는 내부 펄스 발생부;상기 제1 및 제2 제어 신호에 따라 각각 동작하는 제1 및 제2 트랜지스터를 포함하는 비교부;상기 제1 및 제2 제어 신호에 따라 각각 동작하는 제3 및 제4 트랜지스터를 포함하는 측정부; 및상기 측정부에 연결되어 있으며, 상기 제3 및 제4 트랜지스터의 동작에 따라 충전 상태가 가변되는 측정 커패시터를 포함하고,상기 제1 및 제2 트랜지스터는 제1 전압과 제2 전압 사이에 서로 직렬로 연결되어 있고, 상기 제3 및 제4 트랜지스터는 제1 전압과 제2 전압 사이에 서로 직렬로 연결되어 있으며,상기 제1 제어 신호는 상기 제1 및 제3 트랜지스터의 게이트로 입력되고, 상기 제2 제어 신호는 상기 제2 및 제4 트랜지스터의 게이트로 입력되는, 커패시턴스 측정 장치
|
| 2 |
2
제1항에 있어서상기 내부 펄스 발생부는소정 듀티비를 가지는 적어도 2개 이상의 펄스 신호를 생성하여 출력하는 펄스 발생기;상기 펄스 발생기에서 출력되는 펄스 신호들을 토대로 논리 연산을 수행하여 소정 크기의 펄스 신호로 각각 출력하는 연산부; 및상기 연산부에서 출력되는 펄스 신호들을 각각 제1 제어 신호 및 제2 제어 신호로 출력하는 버퍼를 포함하는, 커패시턴스 측정 장치
|
| 3 |
3
제2항에 있어서상기 펄스 발생기는 설정 개수의 인버터를 포함하는 링 오실레이터로 이루어지는, 커패시턴스 측정 장치
|
| 4 |
4
제3항에 있어서상기 펄스 발생기는 소스가 전원 전압에 연결된 1개 이상의 PMOS 트랜지스터와, 소스가 접지 전압에 연결된 1개 이상의 NMOS 트랜지스터를 포함하는 로드 트랜지스터를 더 포함하고, 상기 각각의 트랜지스터의 게이트로 제어 전압이 인가되는, 커패시턴스 측정 장치
|
| 5 |
5
제2항에 있어서상기 연산부는 상기 펄스 발생기에서 출력되는 하나의 펄스 신호와 다른 펄스 신호를 부정 논리곱 연산하여 출력하는 제1 연산 게이트; 및상기 하나의 펄스 신호와 상기 다른 펄스 신호를 부정 논리합 연산하여 출력하는 제2 연산 게이트를 포함하는, 커패시턴스 측정 장치
|
| 6 |
6
제5항에 있어서상기 버퍼는 상기 제1 연산 게이트의 출력 신호를 반전시켜 제1 제어 신호로 출력하는 인버터; 및상기 제2 연산 게이트의 출력 신호를 반전시켜 제2 제어 신호로 출력하는 인버터를 포함하는, 커패시턴스 측정 장치
|
| 7 |
7
삭제
|
| 8 |
8
제1항에 있어서상기 제1 및 제3 트랜지스터는 PMOS 트랜지스터이고, 상기 제2 및 제4 트랜지스터는 NMOS 트랜지스터인, 커패시턴스 측정 장치
|
