맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

버스트 모드 수신기 및 타이밍 제어 방법

  • 기술번호 : KST2014031613
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 버스트 모드 수신기 및 타이밍 제어 방법에 관한 것이다.버스트 모드 광 신호를 수신하는 수신기는 단일 전류 정보 신호를 입력 받아 단일 전압 신호로 변환하는 전치 증폭부, 전치 증폭부에서 출력된 단일 전압 신호를 차등 정보 신호로 변환하는 차등 신호 변환부, 차등 정보 신호의 자동 옵셋을 조절하고 증폭하는 후치 증폭부를 포함한다. 또한, 단일 전압 신호의 세기를 감지하여, 전치 증폭부의 이득 값을 제어하기 위한 이득 제어 컨트롤 신호를 생성하는 이득 조절부, 차등 정보 신호를 입력 받아 버스트 패킷들을 감지하여, 각 버스트 패킷의 시작 타이밍에 대한 버스트 감지 신호를 생성하는 버스트 탐지부를 포함한다.수신기, 타이밍 제어, 버스트 모드, 수동형 광 네트워크
Int. CL H04B 10/60 (2013.01) H04B 10/2581 (2013.01)
CPC
출원번호/일자 1020090116850 (2009.11.30)
출원인 한국전자통신연구원
등록번호/일자 10-1310904-0000 (2013.09.13)
공개번호/일자 10-2011-0060305 (2011.06.08) 문서열기
공고번호/일자 (20130925) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.11.30)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김종덕 대한민국 대전광역시 유성구
2 레콴 베트남 광주광역시 광산구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 팬코리아특허법인 대한민국 서울특별시 강남구 논현로**길 **, 역삼***빌딩 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2009.11.30 수리 (Accepted) 1-1-2009-0737204-17
2 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)		 2010.09.13 수리 (Accepted) 1-1-2010-0593781-19
3 의견제출통지서
Notification of reason for refusal		 2013.02.12 발송처리완료 (Completion of Transmission) 9-5-2013-0094630-68
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2013.04.01 수리 (Accepted) 1-1-2013-0283597-80
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2013.04.01 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2013-0283596-34
6 등록결정서
Decision to grant		 2013.08.13 발송처리완료 (Completion of Transmission) 9-5-2013-0558498-87
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
버스트 모드 광 신호를 수신하는 수신기에 있어서,단일 전류 정보 신호를 입력 받아 단일 전압 신호로 변환하여 출력하는 전치 증폭부;상기 전치 증폭부에서 출력된 상기 단일 전압 신호를 입력 받아 차등 정보 신호로 변환하여 출력하는 차등 신호 변환부;상기 차등 정보 신호의 오프셋을 자동 조절하고 증폭하는 후치 증폭부;상기 전치 증폭부에서 출력된 상기 단일 전압 신호의 버스트 패킷의 세기를 감지하여, 상기 전치 증폭부의 이득 값을 제어하기 위한 이득 제어 컨트롤 신호를 생성하는 이득 조절부; 상기 차등 신호 변환부로부터 출력되는 차등 정보 신호를 입력 받아 버스트 패킷들을 감지하여, 각 버스트 패킷의 시작 타이밍에 대한 버스트 감지 신호를 생성하는 버스트 탐지부; 및외부로부터 입력되는 MAC 리셋 신호, 상기 이득 제어 컨트롤 신호, 상기 버스트 감지 신호를 입력 받아 상기 전치 증폭부, 상기 이득 조절부, 상기 버스트 감지부 및 상기 후치 증폭부를 제어하기 위한 제어 신호를 생성하는 제어부를 포함하며, 상기 제어부는 상기 버스트 감지 신호를 토대로 하는 제1 시간 폭을 가지는 이득 제어 윈도우 신호에 따라 상기 제1 시간 폭보다 긴 시간폭을 가지는 자동 오프셋 제거 리셋 신호를 생성하여 상기 후치 증폭부로 출력하는 수신기
2 2
제1항에 있어서,상기 제어부는,상기 MAC 리셋 신호를 입력 받아, 상기 제어부의 제어를 위한 상기 MAC 리셋 신호의 상승 에지에 연동하는 리셋 신호를 생성하는 리셋 신호 생성기;상기 버스트 탐지부에서 생성하여 출력된 버스트 감지 신호를 토대로 제1 시간 폭을 가지는 이득 제어 윈도우 신호를 생성하는 이득 제어 윈도우 신호 생성기;상기 이득 조절부에서 생성한 상기 이득 제어 컨트롤 신호와 상기 이득 제어 윈도우 신호 발생기에서 생성한 상기 이득 제어 윈도우 시간을 입력 받아, 상기 제1 시간 폭 동안 이득 제어 신호를 생성하여 상기 전치 증폭부로 출력하는 이득 제어 신호 생성기;상기 이득 제어 윈도우 신호 발생기에서 생성한 상기 이득 제어 윈도우 시간을 입력 받아, 상기 제1 시간 폭에 제2 시간 폭만큼 긴 시간 폭을 가지는 자동 오프셋 제거 리셋 신호를 생성하여 상기 후치 증폭부로 출력하는 자동 오프셋 제거 신호 생성기; 및상기 리셋 신호와 상기 이득 제어 윈도우 신호를 입력 받아 상기 제1 시간 폭, 상기 제2 시간 폭, 제3 시간 폭을 더한 시간 폭을 가지는 스퀄치 신호를 생성하여 상기 후치 증폭부로 출력하는 스퀄치 신호 생성기를 포함하는 수신기
3 3
제2항에 있어서,상기 리셋 신호 생성기는, 전력 온 시에는 상기 MAC 리셋 신호의 입력 없이 리셋 신호를 생성하는 수신기
4 4
제2항에 있어서,상기 이득 제어 윈도우 신호 생성기는,상기 버스트 감지 신호에 연동하여 타이밍 제어 신호를 발생하는 타이머 기능 회로를 포함하는 수신기
5 5
제2항에 있어서,상기 자동 오프셋 제거 신호 생성기 및 스퀄치 신호 생성기는,이득 제어 윈도우 신호에 연동하여 타이밍 제어 신호를 발생하는 타이머 기능 회로를 포함하는 수신기
6 6
제4항 또는 제5항 중 어느 한 항에 있어서,상기 타이머 기능 회로는,복수의 입력 단자와 하나의 출력 단자를 가지는 노어 게이트;상기 노어 게이트의 출력 단자와 연결되어 있는 캐패시터;상기 캐패시터의 출력 단자에 연결되어 있으며, 출력 단자가 상기 노어 게이트의 복수의 입력 단자 중 어느 하나의 입력 단자와 연결되어 있는 인터버;상기 캐패시터의 출력 단자와 상기 인버터의 입력 단자 사이에 한쪽 단자가 연결되어 있고 전원 전압에 또 다른 단자가 연결되어 있으며, 타이머의 시간 폭을 결정하는 제1 레지스터;상기 캐패시터의 출력 단자와 상기 인버터의 입력 단자 사이에 한쪽 단자가 연결되어 있고 상기 전원 전압에 또 다른 단자가 연결되어 있으며, 상기 제1 레지스터와 병행하여 외부에서 상기 시간 폭을 선택적으로 결정할 수 있도록 하는 제2 레지스터; 및상기 캐패시터의 출력 단자와 상기 인버터의 입력 단자 사이에 한쪽 단자가 연결되어 있고 한쪽 단자는 상기 전원 전압에, 또 다른 단자는 상기 노어 게이트의 복수의 입력 단자 중 전원을 입력받는 단자와 연결되어 있으며, 상기 인버터의 입력 전압을 전이하는 트랜지스터를 포함하는 수신기
7 7
버스트 모드 광 신호를 수신하는 수신기가 제어 신호의 타이밍을 제어하는 방법에 있어서,외부로부터 입력되는 MAC 리셋 신호의 상승 에지에 연동하여 임의의 시간 폭을 갖는 리셋 신호를 생성하는 단계;상기 리셋 신호가 생성된 시점 이후에 버스트 모드 패킷이 입력되는 시점에 로우 전압 레벨에서 하이 전압 레벨로 천이되는 버스트 감지 신호의 상승 에지에 연동하여 제1 시간 폭을 가지는 이득 제어 윈도우 신호를 생성하는 단계;상기 이득 제어 윈도우 신호의 제1 시간 폭 동안 이득 제어 신호를 생성하는 단계;상기 이득 제어 윈도우 신호에 기반하여, 상기 제1 시간 폭보다 제2 시간 폭만큼 긴 시간 폭을 가지는 자동 오프셋 제거 리셋 신호를 생성하는 단계; 및상기 MAC 리셋 신호의 상승 에지에 연동하여 상기 제1 시간 폭과 상기 제2 시간 폭을 더한 시간 폭에 제3 시간 폭만큼 긴 시간 폭 뒤에 하강 에지를 가지는 스퀄치 신호를 생성하는 단계 를 포함하는 타이밍 제어 방법
8 8
제7항에 있어서,상기 자동 오프셋 제거 리셋 신호를 생성하는 단계 이후에,상기 이득 제어윈도우 신호에 기반하여 상기 제2 시간 폭 만큼의 시간 폭을 가지는 자동 오프셋 제거 리셋 신호를 생성하는 단계를 포함하는 타이밍 제어 방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08433206 US 미국 FAMILY
2 US20110129233 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2011129233 US 미국 DOCDBFAMILY
2 US8433206 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.