맞춤기술찾기

이전대상기술

반도체 소자의 제조 방법

  • 기술번호 : KST2014031720
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 소자의 제조 방법에 관한 것으로, 하전된 금속 입자를 전기력 또는 자기력을 이용해 이동시켜서 비아 홀을 충진하므로 비아 홀의 하부에서부터 위로 충진이 이루어져서 비아 홀의 내부에 공극이 발생하지 않거나 최소화되고, 종래 기술에 따른 구리 전기도금 방식과 비교하면 본 발명은 매우 빠른 시간 내에 크고 깊은 비아 홀을 금속 입자로 채울 수 있어서 실리콘 관통 비아(TSV)의 공정 가격 및 공정 시간을 단축시키며, 수지성분이 많이 포함되어 있는 메탈 페이스트를 사용하는 건식 충진 방식과 비교하면 본 발명은 하전된 금속 입자를 사용함으로서 더 밀한 TSV 금속 배선을 형성할 수 있는 이점이 있다.TSV(through silicon via), 비아 충진(via filling), 3차원 패키징(3D packaging), 금속 입자(metal particle)
Int. CL H01L 21/28 (2006.01)
CPC
출원번호/일자 1020090121573 (2009.12.09)
출원인 한국전자통신연구원
등록번호/일자 10-1300587-0000 (2013.08.21)
공개번호/일자 10-2011-0064828 (2011.06.15) 문서열기
공고번호/일자 (20130828) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.12.09)
심사청구항수 11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박건식 대한민국 대전광역시 유성구
2 백규하 대한민국 대전광역시 유성구
3 도이미 대한민국 대전광역시 유성구
4 김동표 대한민국 경기도 광명시 시청로 ***,
5 박지만 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 제일특허법인(유) 대한민국 서울특별시 서초구 마방로 ** (양재동, 동원F&B빌딩)
2 김원준 대한민국 서울특별시 서초구 마방로 ** (양재동, 동원F&B빌딩)(제일특허법인(유))

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.12.09 수리 (Accepted) 1-1-2009-0759162-92
2 의견제출통지서
Notification of reason for refusal
2013.02.14 발송처리완료 (Completion of Transmission) 9-5-2013-0102359-22
3 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2013.04.11 수리 (Accepted) 1-1-2013-0316565-93
4 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2013.04.11 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2013-0316567-84
5 등록결정서
Decision to grant
2013.08.19 발송처리완료 (Completion of Transmission) 9-5-2013-0568968-13
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
반도체 기판에 비아 홀을 형성하는 단계와,상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,상기 충진하는 단계는, 상기 반도체 기판과 상기 용매와의 사이에 전류의 흐름을 형성하는반도체 소자의 제조 방법
3 3
제 2 항에 있어서,상기 충진하는 단계는, 하전된 상기 금속 입자들과 같은 극성의 전압을 상기 확산 방지막과 상기 용매에 인가하며, 상기 반도체 기판의 하부에는 상기 금속 입자들과 반대 극성의 전압을 인가하는반도체 소자의 제조 방법
4 4
제 3 항에 있어서,상기 충진하는 단계는, 상기 확산 방지막에 인가하는 전압의 크기와 상기 용매에 인가하는 전압의 크기를 다르게 하여 상기 충진을 용이하게 하는반도체 소자의 제조 방법
5 5
반도체 기판에 비아 홀을 형성하는 단계와,상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,상기 충진하는 단계는, 상기 반도체 기판과 상기 용매와의 사이에 전기장을 형성하는반도체 소자의 제조 방법
6 6
반도체 기판에 비아 홀을 형성하는 단계와,상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,상기 충진하는 단계는, 상기 반도체 기판과 상기 용매와의 사이에 자기장을 형성하는반도체 소자의 제조 방법
7 7
제 5 항 또는 제 6 항에 있어서,상기 충진하는 단계는, 상기 확산 방지막에 상기 금속 입자들과 같은 극성의 전압을 인가하는반도체 소자의 제조 방법
8 8
반도체 기판에 비아 홀을 형성하는 단계와,상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,상기 비아 홀을 형성하는 단계는, 심도 반응성 이온 식각(deep reactive ion etch) 공정을 이용하는반도체 소자의 제조 방법
9 9
반도체 기판에 비아 홀을 형성하는 단계와,상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,상기 절연막을 형성하는 단계는,상기 비아 홀이 형성된 상기 반도체 기판 상에 절연물질을 증착하는 단계와,상기 절연물질이 증착된 상기 반도체 기판을 전면 식각하여 상기 비아 홀의 저면에 상기 반도체 기판이 드러나게 하는 단계를 포함하는반도체 소자의 제조 방법
10 10
제 9 항에 있어서,상기 절연물질을 증착하는 단계는, PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 이용하는반도체 소자의 제조 방법
11 11
삭제
12 12
삭제
13 13
삭제
14 14
삭제
15 15
삭제
16 16
반도체 기판에 비아 홀을 형성하는 단계와,상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,상기 용매를 배치하는 단계는, 마찰이나 플라즈마 차징(plasma charging) 또는 계면 첨가물을 이용하여 상기 금속 입자들을 하전시키는반도체 소자의 제조 방법
17 17
반도체 기판에 비아 홀을 형성하는 단계와,상기 비아 홀의 내측벽에 절연막을 형성하는 단계와,상기 절연막이 형성된 상기 비아 홀의 내측벽과 상기 반도체 기판의 상부에 확산 방지막을 형성하는 단계와,상기 확산 방지막이 형성된 상기 반도체 기판 상에 전기적으로 하전된 금속 입자들이 분산되어 있는 용매를 배치하는 단계와,전기력 또는 자기력을 이용해 상기 금속 입자들을 이동시켜서 상기 비아 홀을 상기 금속 입자들로 충진하는 단계를 포함하며,상기 용매를 배치하는 단계는, 상기 용매에 계면활성제를 첨가하여 상기 분산을 용이하게 하는반도체 소자의 제조 방법
18 18
삭제
19 19
삭제
20 20
삭제
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 JP23124524 JP 일본 FAMILY
2 US07998862 US 미국 FAMILY
3 US20110136338 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 JP2011124524 JP 일본 DOCDBFAMILY
2 US2011136338 US 미국 DOCDBFAMILY
3 US7998862 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.