1 |
1
입력되는 비트 정보를 변조하는 장치에 있어서,상기 비트 정보를 구성하는 첫번째 비트의 값을 토대로 신호 파형을 심볼의전체 구간 중 전반부에 위치시키거나 후반부에 위치시키는 변조를 수행하여, 신호 파형이 존재하지 않는 무성 신호 구간을 포함하는 변조 심볼을 생성하는 변조 심볼 생성부; 및생성한 상기 변조 심볼을 송신하는 송신부를 포함하고,상기 변조 심볼 생성부는 코사인 함수와 제1 펄스 파형의 곱으로 이루어지는 복수의 제1 기저 신호축과, 사인 함수와 제2 펄스 파형의 곱으로 이루어지는 복수의 제2 기저 신호축을 이용하여 변조를 수행하여 상기 변조 심볼을 생성하며, 상기 제1 펄스 파형과 제2 펄스 파형은 서로 반전된 형태를 가지는, 변조 장치
|
2 |
2
삭제
|
3 |
3
제1항에 있어서,상기 변조 심볼 생성부는 상기 제2 기저 신호축에 대응하는 직교 위상(Quadrature-hase) 신호를 설정 시간 지연시킨 다음에, 상기 제1 기저 신호축에 대응하는 동위상(In-hase) 신호와 합산하여 상기 변조 심볼을 생성하는, 변조 장치
|
4 |
4
제3항에 있어서,상기 변조 심볼 생성부는 상기 직교 위상 신호를 전체 심볼 구간의 절반만큼 시간 지연시키는, 변조 장치
|
5 |
5
제1항 또는 제3항에 있어서,상기 변조 심볼 생성부는 상기 비트 정보를 심볼로 매핑하여 복수의 기저 대역 심볼을 생성하는 심볼 매퍼;상기 복수의 기저 대역 심볼 중 제1 기저 대역 심볼에 코사인 함수를 곱한 제1 펄스 신호를 출력하는 제1 곱셈기;상기 복수의 기저 대역 심볼 중 제2 기저 대역 심볼에 사인 함수를 곱한 제2 펄스 신호를 출력하는 제2 곱셈기;상기 복수의 기저 대역 심볼 중 제3 기저 대역 심볼을 상기 제1 펄스 신호에 곱하여 무성 신호 구간을 포함하는 제1 펄스 신호를 출력하는 제3 곱셈기;상기 복수의 기저 대역 심볼 중 제3 기저 대역 심볼을 상기 제2 펄스 신호에 곱하여 무성 신호 구간을 포함하는 제2 펄스 신호를 출력하는 제4 곱셈기; 상기 제4 곱셈기에서 출력되는 제2 펄스 신호를 지연시켜 출력하는 지연기; 그리고 상기 지연된 제2 펄스 신호와 상기 제3 곱셈기에서 출력되는 제1 펄스 신호를 합하여 상기 변조 심볼을 생성하는 덧셈기를 포함하는 변조 장치
|
6 |
6
송신 장치의 비트 정보를 포함하는 수신 신호를 복조하는 장치에 있어서,상기 수신 신호를 코사인 함수로 이루어진 복수의 제1 기저 신호축에 대응하는 동위상 신호와 사인 함수로 이루어진 복수의 제2 기저 신호축에 대응하는 직교 위상 신호로 분리하는 신호 분리부;상기 동위상 신호를 설정 시간 지연시키는 지연부;상기 지연된 동위상 신호와 상기 신호 분리부에서 출력되는 직교 위상 신호를 비교하여 송신 장치에서 송신한 비트 정보를 결정하는 신호 결정부를 포함하는, 복조 장치
|
7 |
7
제6항에 있어서,상기 신호 결정부는상기 지연된 동위상 신호와 상기 직교 위상 신호를 전체 심볼 구간의 전반부에 대응하는 제1 구간 및 전체 심볼 구간의 후반부에 대응하는 제2 구간으로 나누어서 각각 적분하는 신호 적분부;상기 제1 구간의 적분 값과 상기 제2 구간의 적분 값을 비교하여 신호가 포함되어 있지 않은 무성 신호 구간을 판별하는 신호 비교부;상기 신호 비교부의 결과를 토대로, 상기 비트 정보를 결정하는 심볼 결정부를 포함하는, 복조 장치
|
8 |
8
제7항에 있어서,상기 심볼 결정부는 상기 제1 구간의 적분 값이 상기 제2 구간의 적분 값보다 크면, 상기 비트 정보를 구성하는 첫번째 비트를 "0"으로 판별하고, 상기 제1 구간의 적분 값이 상기 제2 구간의 적분 값보다 작으면, 상기 비트 정보를 구성하는 첫번째 비트를 "1"로 판별하는, 복조 장치
|
9 |
9
입력되는 비트 정보를 변조하는 방법에 있어서,상기 비트 정보를 심볼로 매핑하여 복수의 기저 대역 심볼을 생성하는 단계;상기 복수의 기저 대역 심볼 중 제1 기저 대역 심볼에 코사인 함수를 곱하여 동위상 신호를 출력하는 단계;상기 복수의 기저 대역 심볼 중 제2 기저 대역 심볼에 사인 함수를 곱하여 직교 위상 신호를 출력하는 단계;상기 복수의 기저 대역 심볼 중 제3 기저 대역 심볼을 상기 동위상 신호 및직교 위상 신호에 각각 부가하여 무성 신호 구간을 각각 포함하는 동위상 신호 및 직교 위상 신호를 출력하는 단계;상기 무성 신호 구간을 각각 포함하는 동위상 신호 및 직교 위상 신호 중 하나를 지연시키는 단계; 및상기 지연된 신호와 지연되지 않은 나머지 신호를 합하여 변조 심볼을 출력하는 단계를 포함하는 변조 방법
|
10 |
10
제9항에 있어서상기 지연시키는 단계는 상기 직교 위상 신호를 지연시키는, 변조 방법
|
11 |
11
제9항 또는 제10항에 있어서상기 지연시키는 단계는 상기 무성 신호 구간을 각각 포함하는 동위상 신호 및 직교 위상 신호 중 하나를 전체 심볼 구간의 절반만큼 시간 지연시키는, 변조 방법
|
12 |
12
송신 장치의 비트 정보를 포함하는 수신 신호를 복조하는 방법에 있어서,상기 수신 신호를 코사인 함수로 이루어진 복수의 제1 기저 신호축에 대응하는 동위상 신호와 사인 함수로 이루어진 복수의 제2 기저 신호축에 대응하는 직교 위상 신호로 분리하는 단계;상기 동위상 신호 및 직교 위상 신호 중 하나를 설정 시간 지연시키는 단계;상기 지연된 신호와 지연되지 않은 나머지 신호를 각각 전체 심볼 구간의 전반부에 대응하는 제1 구간 및 전체 심볼 구간의 후반부에 대응하는 제2 구간으로 나누어서 적분하는 단계;상기 제1 구간의 적분 값과 상기 제2 구간의 적분 값을 비교하고 그 결과를토대로 송신 장치에서 송신한 비트 정보를 결정하는 단계를 포함하는, 복조 방법
|
13 |
13
제12항에 있어서,상기 지연시키는 단계는 상기 송신 장치에서 직교 위상 신호를 지연시켜 비트 정보를 포함하는 신호를 송신한 경우, 상기 수신 신호에서 분리된 동위상 신호를 지연시키는 단계;상기 송신 장치에서 동위상 신호를 지연시켜 비트 정보를 포함하는 신호를 송신한 경우, 상기 수신 신호에서 분리된 직교 위상 신호를 지연시키는 단계를 포함하는, 복조 방법
|
14 |
14
제12항 또는 제13항에 있어서,상기 결정하는 단계는, 상기 제1 구간의 적분 값이 상기 제2 구간의 적분 값보다 크면, 상기 비트 정보를 구성하는 첫번째 비트를 "0"으로 판별하고, 상기 제1 구간의 적분 값이 상기 제2 구간의 적분 값보다 작으면, 상기 비트 정보를 구성하는 첫번째 비트를 "1"로 판별하는, 복조 방법
|