기술이전플랫폼 Tech-Bridge-이전대상기술

맞춤기술찾기

홈으로 가기

맞춤기술찾기

이전대상기술

프린트하기

이전대상기술

게이트 부트스트래핑 회로 및 서브 레인징 기법을 이용한 파이프라인 구조의 ＡＤＣ (Pipeline ADC using a gate-bootstrapping circuit and sub-ranging)

기술번호 : KST2014034374
담당센터 : 서울서부기술혁신센터
전화번호 : 02-6124-6930

상담신청 PDF 받기

상세정보
공개전문
공고전문
등록사항
통합행정정보
기술정보
과제정보
관련기술
심판사항

서지정보
인명정보
행정처리
청구항
지정국
패밀리정보
국가R&D 연구정보

이전 슬라이드 보기 다음 슬라이드 보기

요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약	본 발명은 파이프라인 구조의 ADC에 관한 것으로서, 복수의 FLASH ADC들과 복수의 MDAC들을 포함하는 N(N은 자연수) 단으로 구성된 파이프라인 구조의 ADC에 있어서, 첫 번째 단의 제 1 FLASH ADC와 첫 번째 단의 제 1 MDAC의 입력단 샘플링 스위치에 동일한 게이트 부트스트래핑 회로를 적용하는 것을 특징으로 하며, 샘플링 부정합 현상을 최소화하는 동시에 신호의 왜곡 없이 입력 신호를 샘플링할 수 있으며, 증폭기의 개수를 최소한으로 사용하여 전체 전력 소모를 줄일 수 있다.
Int. CL	H03M 1/14 (2006.01)
CPC	H03M 1/14(2013.01) H03M 1/14(2013.01) H03M 1/14(2013.01) H03M 1/14(2013.01) H03M 1/14(2013.01) H03M 1/14(2013.01) H03M 1/14(2013.01) H03M 1/14(2013.01)
출원번호/일자	1020100027824 (2010.03.29)
출원인	서강대학교산학협력단
등록번호/일자	10-1352767-0000 (2014.01.09)
공개번호/일자	10-2011-0108562 (2011.10.06) 문서열기
공고번호/일자	(20140217) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태	소멸
심사진행상태	수리
심판사항
구분	신규
원출원번호/일자
관련 출원번호
심사청구여부/일자	Y (2010.03.29)
심사청구항수	16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호	이름	국적	주소
1	서강대학교산학협력단	대한민국	서울특별시 마포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호	이름	국적	주소
1	이승훈	대한민국	서울특별시 용산구
2	박승재	대한민국	충청북도 충주시
3	이동석	대한민국	서울특별시 송파구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호	이름	국적	주소
1	특허법인충현	대한민국	서울특별시 서초구 동산로 *, 층(양재동, 베델회관)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호	이름	국적	주소
1	서강대학교산학협력단		서울특별시 마포구

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	[특허출원]특허출원서 [Patent Application] Patent Application	2010.03.29	수리 (Accepted)	1-1-2010-0197717-18
2	선행기술조사의뢰서 Request for Prior Art Search	2011.01.12	수리 (Accepted)	9-1-9999-9999999-89
3	선행기술조사보고서 Report of Prior Art Search	2011.02.14	수리 (Accepted)	9-1-2011-0007773-08
4	보정요구서 Request for Amendment	2011.07.01	발송처리완료 (Completion of Transmission)	9-5-2011-0368527-98
5	[출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment	2011.08.01	수리 (Accepted)	1-1-2011-0594198-13
6	의견제출통지서 Notification of reason for refusal	2012.03.29	발송처리완료 (Completion of Transmission)	9-5-2012-0188943-35
7	[지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief)	2012.05.29	수리 (Accepted)	1-1-2012-0427527-04
8	[지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief)	2012.06.28	수리 (Accepted)	1-1-2012-0517327-13
9	[지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief)	2012.07.27	수리 (Accepted)	1-1-2012-0603635-11
10	[지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief)	2012.08.27	수리 (Accepted)	1-1-2012-0688191-55
11	지정기간연장관련안내서 Notification for Extension of Designated Period	2012.08.31	발송처리완료 (Completion of Transmission)	1-5-2012-0109968-37
12	[명세서등 보정]보정서 [Amendment to Description, etc.] Amendment	2012.09.28	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2012-0797244-11
13	[거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)	2012.09.28	수리 (Accepted)	1-1-2012-0797243-65
14	의견제출통지서 Notification of reason for refusal	2013.02.21	발송처리완료 (Completion of Transmission)	9-5-2013-0121906-98
15	[지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief)	2013.04.19	수리 (Accepted)	1-1-2013-0345443-01
16	[지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief)	2013.05.20	수리 (Accepted)	1-1-2013-0438499-05
17	[지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief)	2013.06.20	수리 (Accepted)	1-1-2013-0548646-12
18	[지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief)	2013.07.19	수리 (Accepted)	1-1-2013-0651933-16
19	[거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)	2013.08.21	수리 (Accepted)	1-1-2013-0757870-80
20	[명세서등 보정]보정서 [Amendment to Description, etc.] Amendment	2013.08.21	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2013-0757887-55
21	등록결정서 Decision to grant	2013.12.05	발송처리완료 (Completion of Transmission)	9-5-2013-0848584-85
22	출원인정보변경(경정)신고서 Notification of change of applicant's information	2017.01.11	수리 (Accepted)	4-1-2017-5005781-67
23	출원인정보변경(경정)신고서 Notification of change of applicant's information	2019.01.22	수리 (Accepted)	4-1-2019-5014626-89

번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호	청구항
1	1 복수의 FLASH ADC들과 복수의 MDAC들을 포함하는 N(N은 자연수) 단으로 구성된 파이프라인 구조의 ADC에 있어서,첫 번째 단의 제 1 FLASH ADC와 상기 첫 번째 단의 제 1 MDAC의 입력단 샘플링 스위치에 동일한 게이트 부트스트래핑 회로를 적용하고,상기 N 단은,하나의 FLASH ADC와 하나의 MDAC로 구성되는 N-1 개의 단, 및 하나의 FLASH ADC로 구성되는 마지막 단으로 구성되는 것을 특징으로 하는 파이프라인 구조의 ADC
2	2 삭제
3	3 제 1 항에 있어서,상기 제 1 FLASH ADC는상기 제 1 FLASH ADC로 입력되는 입력신호와 상기 제 1 FLASH ADC의 기준 전압을 비교하는 비교기를 포함하고,상기 비교기는 상기 입력신호와 상기 기준전압의 차이를 증폭하는 프리앰프를 포함하는 것을 특징으로 하는 파이프라인 구조의 ADC
4	4 제 1 항에 있어서,서로 중첩되지 않는 클록 Q1 및 Q2를 발생시키는 클록 발생기를 더 포함하고,상기 클록 Q1은,상기 제 1 FLASH ADC의 입력신호 및 상기 제 1 MDAC의 입력신호를 샘플링하는 클록인 클록 Q1X; 및상기 제 1 FLASH ADC가 상기 제 1 FLASH ADC로 입력되는 입력신호와 상기 제 1 FLASH ADC의 기준전압의 차이를 증폭하는 클록인 클록 Q1Y로 구성되는 것을 특징으로 하는 파이프라인 구조의 ADC
5	5 제 1 항에 있어서,상기 복수의 FLASH ADC들은 첫 번째 단의 제 1 FLASH ADC, 두 번째 단의 제 2 FLASH ADC, 및 세 번째 단의 제 3 FLASH ADC로 구성되고,상기 복수의 MDAC들은 상기 첫 번째 단의 제 1 MDAC와 상기 두 번째 단의 제 2 MDAC로 구성되는 것을 특징으로 하는 파이프라인 구조의 ADC
6	6 제 5 항에 있어서,상기 제 1 FLASH ADC 및 상기 제 2 FLASH ADC는 각각 4비트씩을 결정하고, 상기 제 3 FLASH ADC는 6비트를 결정하는 것을 특징으로 하는 3단 파이프라인 구조를 갖는 파이프라인 구조의 ADC
7	7 제 5 항에 있어서,상기 제 1 MDAC와 상기 제 2 MDAC는 2단 증폭기를 공유하고 상기 제 1 MDAC의 입력단과 상기 제 2 MDAC의 입력단을 별도로 갖는 것을 특징으로 하는 파이프라인 구조의 ADC
8	8 제 5 항에 있어서,제 1 클록 동안 상기 제 1 MDAC은 상기 제 1 MDAC에 입력되는 신호를 샘플링하여 저장하는 한편, 상기 제 2 MDAC는 출력 잔류 전압을 증폭하여 생성하고,제 2 클록 동안 상기 제 1 MDAC는 출력 잔류 전압을 증폭하여 생성하는 한편, 상기 제 2 MDAC는 상기 제 1 MDAC의 출력 잔류 전압을 샘플링하여 저장하고,상기 제 1 MDAC와 상기 제 2 MDAC가 공유하는 2단 증폭기의 입력단에 위상의 일부가 중첩되는 클록을 사용하는 스위치가 연결되고,상기 제 1 클록과 상기 제 2 클록이 상기 위상의 일부가 중첩되는 클록인 것을 특징으로 하는 파이프라인 구조의 ADC
9	9 제 8 항에 있어서,상기 위상의 일부가 중첩되는 시간 동안 상기 제 1 MDAC과 상기 제 2 MDAC이 포함하는 NMOS 입력 트랜지스터를 미리 켜는 것을 특징으로 하는 파이프라인 구조의 ADC
10	10 제 1 항에 있어서,상기 N 단의 제 N FLASH ADC는 상기 제 N FLASH ADC에 입력되는 입력신호와 기준전압을 비교하여 디지털 코드를 생성하고, 상기 디지털 코드의 생성은 MSB를 처리한 다음 LSB를 처리하는 것을 특징으로 하는 파이프라인 구조의 ADC
11	11 제 10 항에 있어서,상기 디지털 코드의 생성은 MSB 1비트를 처리한 다음 나머지 LSB를 처리하는 것을 특징으로 하는 파이프라인 구조의 ADC
12	12 제 10 항에 있어서,상기 복수의 FLASH ADC들은 첫 번째 단의 제 1 FLASH ADC, 두 번째 단의 제 2 FLASH ADC, 및 세 번째 단의 제 3 FLASH ADC로 구성되고,상기 복수의 MDAC들은 상기 첫 번째 단의 제 1 MDAC와 상기 두 번째 단의 제 2 MDAC로 구성되는 것을 특징으로 하는 파이프라인 구조의 ADC
13	13 제 12 항에 있어서,상기 제 1 FLASH ADC 및 상기 제 2 FLASH ADC는 각각 4비트씩을 결정하고, 상기 제 3 FLASH ADC는 6비트를 결정하는 것을 특징으로 하는 3단 파이프라인 구조를 갖는 파이프라인 구조의 ADC
14	14 제 10 항에 있어서,서로 중첩되지 않는 클록 Q1 및 Q2를 발생시키는 클록 발생기를 더 포함하고,상기 제 N FLASH ADC는제 1 Q2 동안 상기 ADC의 기준신호의 가운데 값에 해당하는 중간 신호를 샘플링하고,제 1 Q1 동안 상기 중간 신호와 상기 제 N FLASH ADC로 입력되는 입력신호를 비교하여 상기 MSB에 대응하는 디지털 코드를 생성하고, 상기 제 N FLASH ADC로 입력되는 입력신호를 샘플링하며,제 2 Q2 동안 상기 LSB를 결정하는데 사용되는 기준신호가 상기 MSB에 대응하는 디지털 코드에 따라 선택되고, 상기 제 N FLASH ADC로 입력되는 입력신호와 상기 LSB를 결정하는데 사용되는 기준신호를 비교하여 상기 LSB에 대응하는 디지털 코드를 생성하는 것을 특징으로 하는 파이프라인 구조의 ADC
15	15 제 12 항에 있어서,상기 제 1 MDAC와 상기 제 2 MDAC는 2단 증폭기를 공유하고 상기 제 1 MDAC의 입력단과 상기 제 2 MDAC의 입력단을 별도로 갖는 것을 특징으로 하는 파이프라인 구조의 ADC
16	16 제 12 항에 있어서,제 1 클록 동안 상기 제 1 MDAC은 상기 제 1 MDAC에 입력되는 신호를 샘플링하여 저장하는 한편, 상기 제 2 MDAC는 출력 잔류 전압을 증폭하여 생성하고,제 2 클록 동안 상기 제 1 MDAC는 출력 잔류 전압을 증폭하여 생성하는 한편, 상기 제 2 MDAC는 상기 제 1 MDAC의 출력 잔류 전압을 샘플링하여 저장하고,상기 제 1 MDAC와 상기 제 2 MDAC가 공유하는 2단 증폭기의 입력단에 위상의 일부가 중첩되는 클록을 사용하는 스위치가 연결되고,상기 제 1 클록과 상기 제 2 클록이 상기 위상의 일부가 중첩되는 클록인 것을 특징으로 하는 파이프라인 구조의 ADC
17	17 제 16 항에 있어서,상기 위상의 일부가 중첩되어 상기 제 1 클록과 상기 제 2 클록이 동시에 켜지는 시간 동안 상기 제 1 MDAC과 상기 제 2 MDAC이 공유하는 2단 증폭기의 입력단에 위치한 NMOS 입력 트랜지스터를 미리 켜는 것을 특징으로 하는 파이프라인 구조의 ADC

본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.

이전대상기술 뷰 페이지 등록사항 > 특허 등록번호 표입니다.
특허 등록번호	10-1352767-0000

권리란

표시번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 권리란 표입니다.
표시번호	사항
1	출원 연월일 : 20100329 출원 번호 : 1020100027824 공고 연월일 : 20140217 공고 번호 : 특허결정(심결)연월일 : 20131205 청구범위의 항수 : 16 유별 : H03M 1/14 발명의 명칭 : 게이트 부트스트래핑 회로 및 서브 레인징 기법을 이용한 파이프라인 구조의 ＡＤＣ 존속기간(예정)만료일 : 20190110

특허권자란

순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 특허권자란 표입니다.
순위번호	사항
1	(권리자) 서강대학교산학협력단 서울특별시 마포구...

등록료란

순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 등록료란 표입니다.
제 1 - 3 년분	금 액	334,500 원	2014년 01월 10일	납입
제 4 년분	금 액	274,400 원	2017년 01월 03일	납입
제 5 년분	금 액	274,400 원	2018년 01월 02일	납입

본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송번호의 정보를 제공하는 이전대상기술 뷰 페이지 통합행정정보 > 등록료란 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	[특허출원]특허출원서	2010.03.29	수리 (Accepted)	1-1-2010-0197717-18
2	선행기술조사의뢰서	2011.01.12	수리 (Accepted)	9-1-9999-9999999-89
3	선행기술조사보고서	2011.02.14	수리 (Accepted)	9-1-2011-0007773-08
4	보정요구서	2011.07.01	발송처리완료 (Completion of Transmission)	9-5-2011-0368527-98
5	[출원서등 보정]보정서	2011.08.01	수리 (Accepted)	1-1-2011-0594198-13
6	의견제출통지서	2012.03.29	발송처리완료 (Completion of Transmission)	9-5-2012-0188943-35
7	[지정기간연장]기간연장(단축, 경과구제)신청서	2012.05.29	수리 (Accepted)	1-1-2012-0427527-04
8	[지정기간연장]기간연장(단축, 경과구제)신청서	2012.06.28	수리 (Accepted)	1-1-2012-0517327-13
9	[지정기간연장]기간연장(단축, 경과구제)신청서	2012.07.27	수리 (Accepted)	1-1-2012-0603635-11
10	[지정기간연장]기간연장(단축, 경과구제)신청서	2012.08.27	수리 (Accepted)	1-1-2012-0688191-55
11	지정기간연장관련안내서	2012.08.31	발송처리완료 (Completion of Transmission)	1-5-2012-0109968-37
12	[명세서등 보정]보정서	2012.09.28	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2012-0797244-11
13	[거절이유 등 통지에 따른 의견]의견(답변, 소명)서	2012.09.28	수리 (Accepted)	1-1-2012-0797243-65
14	의견제출통지서	2013.02.21	발송처리완료 (Completion of Transmission)	9-5-2013-0121906-98
15	[지정기간연장]기간연장(단축, 경과구제)신청서	2013.04.19	수리 (Accepted)	1-1-2013-0345443-01
16	[지정기간연장]기간연장(단축, 경과구제)신청서	2013.05.20	수리 (Accepted)	1-1-2013-0438499-05
17	[지정기간연장]기간연장(단축, 경과구제)신청서	2013.06.20	수리 (Accepted)	1-1-2013-0548646-12
18	[지정기간연장]기간연장(단축, 경과구제)신청서	2013.07.19	수리 (Accepted)	1-1-2013-0651933-16
19	[거절이유 등 통지에 따른 의견]의견(답변, 소명)서	2013.08.21	수리 (Accepted)	1-1-2013-0757870-80
20	[명세서등 보정]보정서	2013.08.21	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2013-0757887-55
21	등록결정서	2013.12.05	발송처리완료 (Completion of Transmission)	9-5-2013-0848584-85
22	출원인정보변경(경정)신고서	2017.01.11	수리 (Accepted)	4-1-2017-5005781-67
23	출원인정보변경(경정)신고서	2019.01.22	수리 (Accepted)	4-1-2019-5014626-89


기술번호	KST2014034374
자료제공기관	NTB
기술공급기관	서강대학교
기술명	게이트 부트스트래핑 회로 및 서브 레인징 기법을 이용한 파이프라인 구조의 ＡＤＣ (Pipeline ADC using a gate-bootstrapping circuit and sub-ranging)
기술개요	본 발명은 파이프라인 구조의 ADC에 관한 것으로서, 복수의 FLASH ADC들과 복수의 MDAC들을 포함하는 N(N은 자연수) 단으로 구성된 파이프라인 구조의 ADC에 있어서, 첫 번째 단의 제 1 FLASH ADC와 첫 번째 단의 제 1 MDAC의 입력단 샘플링 스위치에 동일한 게이트 부트스트래핑 회로를 적용하는 것을 특징으로 하며, 샘플링 부정합 현상을 최소화하는 동시에 신호의 왜곡 없이 입력 신호를 샘플링할 수 있으며, 증폭기의 개수를 최소한으로 사용하여 전체 전력 소모를 줄일 수 있다.
개발상태	기술개발진행중
기술의 우수성
응용분야	파이프라인
시장규모 및 동향
희망거래유형	라이센스
사업화적용실적	해당사항 없음
도입시고려사항	상용화를 위한 기술지도 가능

중요키워드

이전대상기술 뷰 페이지 관련기술 표
[KST2020002645][서강대학교]	분리된 DAC에 기반한 스위칭을 이용하는 아날로그 디지털 컨버터	새창보기

의뢰할 수요기술을 선택합니다

담당자명, 주소, 이메일, 연락처, 내용, 파일선택의 정보를 제공하는 도입희망기술 뷰 페이지 의뢰하기 입력표입니다.
담당자명		활동구분※필수입력항목
이메일		연락처	- -
내용
파일선택	파일선택

기술이전 상담신청 드립니다.
기업명
신청자 성명		직책
연락처	- -
이메일	@
상담희망전담센터	※ 사업장(본점) 소재지가 속한 지역의 기술혁신센터를 지정해주세요.