요약 | 본 발명의 기술분야는 Digital-to-Analog Converter(DAC)에 관한 것으로, 보다 상세하게는 INL bounded 스위칭 기법을 적용하는 DAC에 관한 것이며, 특히 INL bounded 스위칭 기법을 적용함에 있어 기존의 INL bounded 스위칭 기법을 변경하여 사용하는 DAC에 관한 것이다.본 명세서에서 개시하는 DAC는 전류 셀 매트릭스 구조 기반의 이차원 INL bounded 스위칭 기법을 사용하며, 상기 DAC에 입력되는 디지털 신호를 아날로그 출력 신호로 변환시키기 위한 상기 매트릭스를 구성하는 각 전류 셀의 스위칭(선택)을 행과 열 디코딩 방식을 통해 구현하되, 상기 디코딩 방식을 통한 상기 스위칭은 상기 셀 매트릭스를 위아래로 2등분 및 좌우로 2등분 총 4등분하여 상기 셀 매트릭스의 제1 사분면과 제3 사분면에 위치하는 셀들이 우선적으로 스위칭되고, 제2 사분면과 제4 사분면에 위치하는 셀들이 차후에 스위칭되도록 하여 본 발명의 과제를 해결한다. |
---|---|
Int. CL | H03M 1/66 (2006.01) |
CPC | H03M 1/66(2013.01) H03M 1/66(2013.01) H03M 1/66(2013.01) H03M 1/66(2013.01) H03M 1/66(2013.01) |
출원번호/일자 | 1020100079077 (2010.08.17) |
출원인 | 서강대학교산학협력단 |
등록번호/일자 | 10-1226899-0000 (2013.01.22) |
공개번호/일자 | 10-2012-0021772 (2012.03.09) 문서열기 |
공고번호/일자 | (20130128) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2010.08.17) |
심사청구항수 | 4 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 서강대학교산학협력단 | 대한민국 | 서울특별시 마포구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 이승훈 | 대한민국 | 서울특별시 용산구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 특허법인충현 | 대한민국 | 서울특별시 서초구 동산로 **, *층(양재동, 베델회관) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 서강대학교산학협력단 | 서울특별시 마포구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2010.08.17 | 수리 (Accepted) | 1-1-2010-0527146-55 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2011.06.14 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2011.07.19 | 수리 (Accepted) | 9-1-2011-0062264-04 |
4 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2011.10.14 | 수리 (Accepted) | 1-1-2011-0804587-86 |
5 | 의견제출통지서 Notification of reason for refusal |
2012.01.31 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0061436-10 |
6 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2012.03.29 | 수리 (Accepted) | 1-1-2012-0253828-50 |
7 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2012.04.30 | 수리 (Accepted) | 1-1-2012-0346382-47 |
8 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2012.05.29 | 수리 (Accepted) | 1-1-2012-0427303-84 |
9 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2012.06.28 | 수리 (Accepted) | 1-1-2012-0517053-08 |
10 | 지정기간연장관련안내서 Notification for Extension of Designated Period |
2012.07.02 | 발송처리완료 (Completion of Transmission) | 1-5-2012-0082642-92 |
11 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2012.07.31 | 수리 (Accepted) | 1-1-2012-0613123-25 |
12 | 등록결정서 Decision to grant |
2012.12.26 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0788688-04 |
13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
번호 | 청구항 |
---|---|
1 |
1 전류 셀 매트릭스(current cell matrix) 구조 기반의 이차원 INL bounded 스위칭 기법을 사용하는 Digital-to-Analog Converter(DAC)에 있어서:상기 DAC에 입력되는 디지털 신호를 아날로그 출력 신호로 변환시키기 위한 상기 매트릭스를 구성하는 각 전류 셀의 스위칭(선택)을 행과 열 디코딩(row-column decoding) 방식을 통해 구현하되,상기 디코딩 방식을 통한 상기 스위칭은 상기 셀 매트릭스를 위아래로 2등분 및 좌우로 2등분 총 4등분하여 상기 셀 매트릭스의 제1 사분면과 제3 사분면에 위치하는 셀들이 우선적으로 스위칭되고, 제2 사분면과 제4 사분면에 위치하는 셀들이 차후에 스위칭되도록 이루어지는 것을 특징으로 하는 이차원 INL bounded 스위칭 기법을 사용하는 DAC |
2 |
2 제 1 항에 있어서, 상기 각 전류 셀의 스위칭은상기 매트릭스의 열에 대해 부여된 스위칭 순서에 기반하고, 동일한 행 스위칭 순서를 갖는 상기 제1 사분면의 셀들과 상기 제3 사분면의 셀들이 셀 단위로 교차적으로 스위칭된 후, 상기 제2 사분면과 상기 제4 사분면의 셀들은 상기 제1 사분면의 셀들과 상기 제3 사분면의 셀들이 스위칭되는 방식과 동일한 방식으로 스위칭되는 것을 특징으로 하는 이차원 INL bounded 스위칭 기법을 사용하는 DAC |
3 |
3 제 2 항에 있어서,상기 열 디코딩과 행 디코딩은 상기 입력 디지털 신호의 비트수를 반씩 나누어서 이루어지는 것을 특징으로 하는 이차원 INL bounded 스위칭 기법을 사용하는 DAC |
4 |
4 제 3 항에 있어서,상기 DAC에 적용되는 디글리칭(deglitching) 회로는 마스터-슬레이브 디글리칭 회로(master-slave deglitching circuit)이며,상기 마스터-슬레이브 디글리칭 회로는 두 개의 서로 교차된 인버터로 구현되는 마스터 래치와 NMOS와 PMOS로 구현된 슬레이브 래치로 이루어진 것을 특징으로 하는 이차원 INL bounded 스위칭 기법을 사용하는 DAC |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 교육과학기술부 | 서강대학교 산학협력단 | 한국연구재단 일반연구자지원사업 | 선택적 SHA 기반의 저전력 12비트 100MS/s 급 0.13um CMOS ADC 연구 |
2 | 지식경제부 | 서강대학교 산학협력단 | 지식경제부 대학 IT연구센터 육성지원사업 | 차세대 융복합 시스템용 아날로그 IP 핵심설계기술 개발 |
특허 등록번호 | 10-1226899-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20100817 출원 번호 : 1020100079077 공고 연월일 : 20130128 공고 번호 : 특허결정(심결)연월일 : 20121226 청구범위의 항수 : 4 유별 : H03M 1/66 발명의 명칭 : 이차원 INL bounded 스위칭 기법을 사용하는 DAC 존속기간(예정)만료일 : 20190123 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 서강대학교산학협력단 서울특별시 마포구... |
제 1 - 3 년분 | 금 액 | 100,500 원 | 2013년 01월 23일 | 납입 |
제 4 년분 | 금 액 | 89,600 원 | 2016년 01월 08일 | 납입 |
제 5 년분 | 금 액 | 89,600 원 | 2017년 01월 10일 | 납입 |
제 6 년분 | 금 액 | 89,600 원 | 2018년 01월 02일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2010.08.17 | 수리 (Accepted) | 1-1-2010-0527146-55 |
2 | 선행기술조사의뢰서 | 2011.06.14 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2011.07.19 | 수리 (Accepted) | 9-1-2011-0062264-04 |
4 | [출원서등 보정]보정서 | 2011.10.14 | 수리 (Accepted) | 1-1-2011-0804587-86 |
5 | 의견제출통지서 | 2012.01.31 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0061436-10 |
6 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2012.03.29 | 수리 (Accepted) | 1-1-2012-0253828-50 |
7 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2012.04.30 | 수리 (Accepted) | 1-1-2012-0346382-47 |
8 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2012.05.29 | 수리 (Accepted) | 1-1-2012-0427303-84 |
9 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2012.06.28 | 수리 (Accepted) | 1-1-2012-0517053-08 |
10 | 지정기간연장관련안내서 | 2012.07.02 | 발송처리완료 (Completion of Transmission) | 1-5-2012-0082642-92 |
11 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2012.07.31 | 수리 (Accepted) | 1-1-2012-0613123-25 |
12 | 등록결정서 | 2012.12.26 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0788688-04 |
13 | 출원인정보변경(경정)신고서 | 2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
14 | 출원인정보변경(경정)신고서 | 2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
기술번호 | KST2014034389 |
---|---|
자료제공기관 | NTB |
기술공급기관 | 서강대학교 |
기술명 | 이차원 INL bounded 스위칭 기법을 사용하는 DAC (Digital-to-Analog Converter using 2D INL bounded switching scheme) |
기술개요 |
본 발명의 기술분야는 Digital-to-Analog Converter(DAC)에 관한 것으로, 보다 상세하게는 INL bounded 스위칭 기법을 적용하는 DAC에 관한 것이며, 특히 INL bounded 스위칭 기법을 적용함에 있어 기존의 INL bounded 스위칭 기법을 변경하여 사용하는 DAC에 관한 것이다.본 명세서에서 개시하는 DAC는 전류 셀 매트릭스 구조 기반의 이차원 INL bounded 스위칭 기법을 사용하며, 상기 DAC에 입력되는 디지털 신호를 아날로그 출력 신호로 변환시키기 위한 상기 매트릭스를 구성하는 각 전류 셀의 스위칭(선택)을 행과 열 디코딩 방식을 통해 구현하되, 상기 디코딩 방식을 통한 상기 스위칭은 상기 셀 매트릭스를 위아래로 2등분 및 좌우로 2등분 총 4등분하여 상기 셀 매트릭스의 제1 사분면과 제3 사분면에 위치하는 셀들이 우선적으로 스위칭되고, 제2 사분면과 제4 사분면에 위치하는 셀들이 차후에 스위칭되도록 하여 본 발명의 과제를 해결한다. |
개발상태 | 기술개발진행중 |
기술의 우수성 | |
응용분야 | DAC |
시장규모 및 동향 | |
희망거래유형 | 라이센스 |
사업화적용실적 | 해당사항 없음 |
도입시고려사항 | 상용화를 위한 기술지도 가능 |
과제고유번호 | 1345174529 |
---|---|
세부과제번호 | 2010-0007618 |
연구과제명 | 선택적 SHA 기반의 저전력 12비트 100MS/s급 0.13um CMOS ADC 연구 |
성과구분 | 등록 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국연구재단 |
연구주관기관명 | 서강대학교 산학협력단 |
성과제출연도 | 2012 |
연구기간 | 201005~201304 |
기여율 | 0.5 |
연구개발단계명 | 개발연구 |
6T분류명 | NT(나노기술) |
과제고유번호 | 1415128784 |
---|---|
세부과제번호 | H0301-13-1007 |
연구과제명 | 차세대 융·복합 시스템용 아날로그IP 핵심설계기술개발 |
성과구분 | 등록 |
부처명 | 미래창조과학부 |
연구관리전문기관명 | |
연구주관기관명 | |
성과제출연도 | 2013 |
연구기간 | 201006~201312 |
기여율 | 0.5 |
연구개발단계명 | 기타 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1345122671 |
---|---|
세부과제번호 | 2010-0007618 |
연구과제명 | 선택적 SHA 기반의 저전력 12비트 100MS/s급 0.13um CMOS ADC 연구 |
성과구분 | 출원 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국연구재단 |
연구주관기관명 | 서강대학교 산학협력단 |
성과제출연도 | 2010 |
연구기간 | 201005~201304 |
기여율 | 0.5 |
연구개발단계명 | 개발연구 |
6T분류명 | NT(나노기술) |
과제고유번호 | 1415109684 |
---|---|
세부과제번호 | C1090-1001-0003 |
연구과제명 | 아날로그 IP 설계기술 |
성과구분 | 출원 |
부처명 | 지식경제부 |
연구관리전문기관명 | 정보통신산업진흥원 |
연구주관기관명 | 서강대학교산학협력단 |
성과제출연도 | 2010 |
연구기간 | 201006~201312 |
기여율 | 0.5 |
연구개발단계명 | 기타 |
6T분류명 | IT(정보기술) |
[1020130168450] | 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 | 새창보기 |
---|---|---|
[1020130167249] | 측면 확산 MOS 소자 및 그의 제조 방법 | 새창보기 |
[1020130154405] | 순방향 터널링에 의한 저전력 터널링 전계효과 트랜지스터 | 새창보기 |
[1020130154142] | 파이프라인 ADC | 새창보기 |
[1020130118683] | 디시-디시 벅 컨버터 | 새창보기 |
[1020130114936] | 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 | 새창보기 |
[1020130083327] | 커패시터-저항 하이브리드 DAC를 이용한 SAR ADC | 새창보기 |
[1020130066455] | 주파수 고정 장치 | 새창보기 |
[1020130063276] | 클록 및 데이터 복원 장치 | 새창보기 |
[1020130063271] | 멀티채널 인터페이스 장치 | 새창보기 |
[1020130054983] | 디지털 위상 고정 루프 장치 | 새창보기 |
[1020130044025] | 디지털 위상 고정 루프 회로 | 새창보기 |
[1020130023136] | ESD 보호회로 | 새창보기 |
[1020130017413] | 터널링 전계효과 트랜지스터를 이용한 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
[1020130017211] | 저전압 적분기 회로 | 새창보기 |
[1020120131674] | 다상 스위칭 기반의 Class-D 출력단 회로 | 새창보기 |
[1020120129957] | 이중채널 SAR 및 플래쉬 ADC를 이용한 하이브리드 파이프라인 ADC | 새창보기 |
[1020120123624] | 레인지 스케일링을 이용한 SAR ADC | 새창보기 |
[1020120052537] | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
[1020120039957] | 타임 인터리브드 전처리 증폭 장치 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
[1020120025574] | 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 | 새창보기 |
[1020120024299] | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | 새창보기 |
[1020120005253] | 입력 샘플링 시간 부정합을 최소화한 이중 채널 ADC | 새창보기 |
[1020120005252] | 채널 간 부정합 문제를 최소화한 4채널 파이프라인 SAR ADC | 새창보기 |
[1020110134603] | 데이터 통신 수신기용 적응형 등화기 | 새창보기 |
[1020110112304] | 정전기 방전 보호 장치 | 새창보기 |
[1020110112043] | 다중 출력을 위한 전류 공급 장치 | 새창보기 |
[1020110095906] | 초음파 진단 장치의 아날로그 빔포머 | 새창보기 |
[1020110092954] | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | 새창보기 |
[1020110090485] | 비대칭 T형 전기기계 메모리 소자 | 새창보기 |
[1020110082461] | EMI 감소를 위한 액정 표시 장치의 내부 패널 인터페이스 장치 | 새창보기 |
[1020110080686] | ESD 보호소자 | 새창보기 |
[1020110071900] | ESD 보호소자 | 새창보기 |
[1020110066884] | 전류 감지를 이용한 전류 공급 장치 | 새창보기 |
[1020110064286] | ESD 보호소자 | 새창보기 |
[1020110061381] | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 | 새창보기 |
[1020110038934] | 두 채널간에 증폭기 공유기법을 이용한 ADC | 새창보기 |
[1020100127357] | 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
[1020100113653] | 터널링 전계효과 트랜지스터를 이용한 1T 디램 셀 소자 (CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR) | 새창보기 |
[1020100087100] | 레인지―스케일링 기법이 적용된 파이프라인 구조의 ADC (Analog-to-Digital Converter using range-scaling method) | 새창보기 |
[1020100079077] | 이차원 INL bounded 스위칭 기법을 사용하는 DAC (Digital-to-Analog Converter using 2D INL bounded switching scheme) | 새창보기 |
[1020100076944] | 완전 차동 구조 소오스 팔로워 | 새창보기 |
[1020100075309] | 커패시터 및 증폭기를 공유하는 ADC (Analog-to-Digital Converter sharing capacitors and amplifiers) | 새창보기 |
[1020100062981] | 변조 프로파일 생성기 및 이를 구비한 확산 스펙트럼 클럭 생성기 | 새창보기 |
[1020100060057] | 전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치 (Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing) | 새창보기 |
[1020100027826] | 다중 부분 정합 기법을 이용한 전류 구동 방식의 DAC (Current steering DAC based on a multi-local matching technique) | 새창보기 |
[1020100027825] | 가변 이득 증폭기를 갖는 ADC (ADC using Variable Gain Amplifier) | 새창보기 |
[1020100002352] | 디스플레이 및 모바일용 PMIC 및 BMIC 개발의 사업수행 결과로서 취득한 지식재산권 및 기타 노하우 | 새창보기 |
[1020080072015] | 다중위상신호 생성기 및 지연 값 제어신호 생성방법 | 새창보기 |
[1020080066072] | 싱글 비트 블라인드 오버샘플링 데이터 복원회로 및복원방법 | 새창보기 |
[1020080049618] | 전류원을 이용한 클럭 지연회로 | 새창보기 |
[KST2014034382][서강대학교] | 다중 부분 정합 기법을 이용한 전류 구동 방식의 DAC (Current steering DAC based on a multi-local matching technique) | 새창보기 |
---|---|---|
[KST2022017668][서강대학교] | 데이터 드라이버 및 이를 포함하는 표시 장치 | 새창보기 |
[KST2015188055][서강대학교] | 커패시터-저항 하이브리드 DAC를 이용한 SAR ADC | 새창보기 |
[KST2017001608][서강대학교] | 데이터 드라이버 및 이를 포함하는 표시 장치(DATA DRIVER AND DISPLAY APPARATUS INCLUDING THE SAME) | 새창보기 |
심판사항 정보가 없습니다 |
---|