1 |
1
소정의 평탄면을 갖는 기판;
상기 기판 상에서 x축 방향으로 형성된 하부 보조 워드라인;
상기 하부 보조 워드라인과 수직으로 이격되며 y축 방향으로 형성된 비트라인;
상기 비트라인과 절연되며 수평으로 이웃하여 y축 방향으로 형성된 주요 워드라인;
상기 주요 워드라인의 하부에 형성된 하부 절연막;
상기 비트라인에 일단이 연결되고 타단은 상기 하부 보조 워드라인과 상기 하부 절연막 사이에서 x축 방향으로 부양되도록 형성된 하부 캔틸레버 전극; 및
상기 비트라인과 상기 주요 워드라인을 지지하며 서로 절연시키는 층간절연막을 포함하여 구성된 것을 특징으로 하는 전기기계 메모리 소자
|
2 |
2
제 1 항 에 있어서,
상기 주요 워드라인은 상기 비트라인 좌우 양측에 형성된 좌측 주요 워드라인과 우측 주요 워드라인으로 구성되고,
상기 하부 절연막은 상기 좌측 주요 워드라인 및 상기 우측 주요 워드라인 각각의 하부에 형성된 하부 좌측 절연막과 하부 우측 절연막으로 구성되고,
상기 하부 보조 워드라인은 상기 하부 좌측 절연막, 상기 비트라인 및 상기 하부 우측 절연막과 수직으로 이격되며 x축 방향으로 형성되고,
상기 하부 캔틸레버 전극은 상기 비트라인의 하측에 일단이 연결되고 타단은 상기 하부 보조 워드라인과 상기 하부 좌측 절연막 사이 및 상기 하부 보조 워드라인과 상기 하부 우측 절연막 사이에서 서로 반대 방향으로 부양되도록 형성된 하부 좌측 캔틸레버 전극과 하부 우측 캔틸레버 전극으로 구성되고,
상기 층간절연막은 상기 비트라인, 상기 좌측 주요 워드라인 및 상기 우측 주요 워드라인을 지지하며 서로 절연시키는 것을 특징으로 하는 전기기계 메모리 소자
|
3 |
3
소정의 평탄면을 갖는 기판;
상기 기판 상에서 y축 방향으로 형성된 비트라인;
상기 비트라인과 절연되며 수평으로 이웃하여 y축 방향으로 형성된 주요 워드라인;
상기 주요 워드라인의 상부에 형성된 상부 절연막;
상기 비트라인 및 상기 상부 절연막과 수직으로 이격되며 x축 방향으로 형성된 상부 보조 워드라인;
상기 비트라인에 일단이 연결되고 타단은 상기 상부 보조 워드라인과 상기 상부 절연막 사이에서 x축 방향으로 부양되도록 형성된 상부 캔틸레버 전극; 및
상기 상부 보조 워드라인을 지지하며 상기 비트라인 및 상기 주요 워드라인을 서로 절연시키는 층간절연막을 포함하여 구성된 것을 특징으로 하는 전기기계 메모리 소자
|
4 |
4
제 3 항에 있어서,
상기 주요 워드라인은 상기 비트라인 좌우 양측에 형성된 좌측 주요 워드라인과 우측 주요 워드라인으로 구성되고,
상기 상부 절연막은 상기 좌측 주요 워드라인 및 상기 우측 주요 워드라인 각각의 상부에 형성된 상부 좌측 절연막과 상부 우측 절연막으로 구성되고,
상기 상부 보조 워드라인은 상기 상부 좌측 절연막, 상기 비트라인 및 상기 상부 우측 절연막과 수직으로 이격되며 x축 방향으로 형성되고,
상기 상부 캔틸레버 전극은 상기 비트라인의 상측에 일단이 연결되고 타단은 상기 상부 보조 워드라인과 상기 상부 좌측 절연막 사이 및 상기 상부 보조 워드라인과 상기 상부 우측 절연막 사이에서 서로 반대 방향으로 부양되도록 형성된 상부 좌측 캔틸레버 전극과 상부 우측 캔틸레버 전극으로 구성되고,
상기 층간절연막은 상기 비트라인, 상기 좌측 주요 워드라인 및 상기 우측 주요 워드라인을 서로 절연시키는 것을 특징으로 하는 전기기계 메모리 소자
|
5 |
5
제 4 항에 있어서,
상기 상부 좌측 절연막 및 상기 상부 우측 절연막은 각각 전하가 저장되어 있지 않아 휘발성 메모리 특성을 갖는 것을 특징으로 하는 전기기계 메모리 소자
|
6 |
6
제 4 항에 있어서,
상기 상부 좌측 절연막 및 상기 상부 우측 절연막은 각각 전하트랩층을 포함하는 2개 이상의 유전층으로 구성된 것을 특징으로 하는 전기기계 메모리 소자
|
7 |
7
제 6 항에 있어서,
상기 전하트랩층은 실리콘 질화막인 것을 특징으로 하는 전기기계 메모리 소자
|
8 |
8
제 4 항에 의한 전기기계 메모리 소자의 동작방법에 있어서,
쓰기 동작시는 비트라인과 주요 워드라인의 전압과 더불어 보조 워드라인의 전압을 이용하고,
읽기 동작시는 비트라인과 보조 워드라인의 전압과 더불어 주요 워드라인의 전압을 이용하여 다중 비트로 동작시키는 것을 특징으로 하는 전기기계 메모리 소자의 동작방법
|
9 |
9
제 8 항에 있어서,
지우고자 하는 블록을 지나가는 상부 보조 워드라인 및 비트라인에는 모두 동일한 기준전압 VREF을 인가하고,
상기 블록을 지나가는 좌측 주요 워드라인 및 우측 주요 워드라인은 모두 상기 기준전압 VREF보다 높거나 낮은 전압 VERS을 인가하여, 상기 블록을 한꺼번에 지우기 동작을 하는 것을 특징으로 하는 전기기계 메모리 소자의 동작방법
|
10 |
10
제 9 항에 있어서,
상기 지우기 동작이 수행된 블록에 있는 특정 셀의 일측에 '1'을 쓰기 위하여 상기 셀이 공유하는 비트라인에는 음의 전압을, 상기 셀의 일측을 지나는 주요 워드라인과 보조 워드라인에는 양의 전압을 각각 인가하고, 나머지 라인들은 접지전압을 인가하는 것을 특징으로 하는 전기기계 메모리 소자의 동작방법
|
11 |
11
제 10 항에 있어서,
특정 셀의 일측 상태를 읽기 위하여 상기 셀이 공유하는 비트라인에는 접지전압을, 상기 셀의 일측을 지나는 보조 워드라인에는 상기 접지전압보다 높은 전압 VPGM을, 상기 셀의 타측을 지나는 주요 워드라인에는 상기 접지전압보다 높고 상기 전압 VPGM보다 낮은 전압 VUNS을 각각 인가하는 것을 특징으로 하는 전기기계 메모리 소자의 동작방법
|
12 |
12
기판 상에 y축 방향으로 좌측 주요 워드라인/상부 좌측 절연막 및 우측 주요 워드라인/상부 우측 절연막을 각각 순차적으로 적층 형성하는 제 1 단계;
상기 기판 전면에 제 1 층간절연막을 증착하고 평탄화시키는 제 2 단계;
상기 기판 전면에 제 1 희생막을 증착하고, 상기 제 1 희생막 및 상기 제 1 층간절연막을 순차 식각하여 상기 좌측 주요 워드라인 및 상기 우측 주요 워드라인 사이에 y축 방향으로 비트라인을 형성하는 제 3 단계;
상기 기판 전면에 캔틸레버 전극물질을 증착하고, 상기 캔틸레버 전극물질 및 상기 제 1 희생막을 순차 식각하여 x축 방향으로 복수개의 캔틸레버 전극을 형성하는 제 4 단계;
상기 각 캔틸레버 전극을 둘러싸며 제 2 희생막을 형성하고, 상기 기판 전면에 제 2 층간절연막을 증착하고, 상기 제 2 희생막이 드러나도록 평탄화시키는 제 5 단계;
상기 제 2 층간절연막 및 상기 제 2 희생막 상에 x축 방향으로 상부 보조 워드라인을 형성하는 제 6 단계;
상기 기판 전면에 제 3 층간절연막을 증착하고 식각하여 상기 비트라인 상의 상기 제 2 희생막이 드러나도록 트렌치를 형성하는 제 7 단계;
상기 트렌치를 통하여 상기 제 1 희생막 및 상기 제 2 희생막을 제거하는 제 8 단계; 및
상기 기판 전면에 제 4 층간절연막을 증착하고 평탄화시키는 제 9 단계를 포함하여 구성된 것을 특징으로 하는 전기기계 메모리 소자의 제조방법
|
13 |
13
제 12 항에 있어서,
상기 제 1 희생막 및 상기 제 2 희생막은 실리콘계물질이고,
상기 제 1 희생막 및 상기 제 2 희생막의 제거는 등방성 식각용액 또는 등방성 반응 가스를 이용하는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법
|
14 |
14
제 12 항 또는 제 13 항에 있어서,
상기 상부 보조 워드라인 및 상기 복수개의 캔틸레버 전극은 서로 동일한 선폭을 갖는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법
|
15 |
15
제 12 항에 있어서,
상기 제 4 층간절연막은 상기 상부 보조 워드라인 상에서 평탄화되어 다음층의 기판으로 사용하여 상기 제 1 단계 내지 상기 제 9 단계를 반복하며 2개 이상의 층으로 적층하는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법
|