맞춤기술찾기

이전대상기술

반도체 소자 및 그 제조 방법

  • 기술번호 : KST2014035089
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 이러한 본 발명은, 반도체 소자에 있어서, 육방정계 결정 구조의 기판; 상기 기판의 주면 상에 수평 성장 모드로 a-면(11-20 면)을 주면으로 하여 성장시킨 완충층; 상기 완충층의 주면 상에 수직 성장 모드로 a-면(11-20 면)을 주면으로 하여 성장시킨 제1 반도체층; 및 상기 제1 반도체층의 주면 상에 수평 성장 모드로 a-면(11-20 면)을 주면으로 하여 성장시킨 제2 반도체층;을 포함하는 것을 특징으로 하는 반도체 소자 및 이의 제조 방법을 제공한다. 육방정계, Ⅲ족, V족
Int. CL H01L 33/30 (2014.01) H01L 33/16 (2014.01)
CPC H01L 33/0075(2013.01) H01L 33/0075(2013.01) H01L 33/0075(2013.01) H01L 33/0075(2013.01)
출원번호/일자 1020090113277 (2009.11.23)
출원인 전자부품연구원
등록번호/일자 10-1135950-0000 (2012.04.05)
공개번호/일자 10-2011-0056805 (2011.05.31) 문서열기
공고번호/일자 (20120418) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.11.23)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자기술연구원 대한민국 경기도 성남시 분당구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 서용곤 대한민국 경기도 성남시 분당구
2 황성민 대한민국 경기도 용인시 수지구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박종한 대한민국 서울특별시 구로구 디지털로**길 * (구로동, 에이스하이엔드타워*차) ***호(한림특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 전자부품연구원 경기도 성남시 분당구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.11.23 수리 (Accepted) 1-1-2009-0717630-85
2 선행기술조사의뢰서
Request for Prior Art Search
2011.03.23 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2011.04.15 수리 (Accepted) 9-1-2011-0033987-15
4 의견제출통지서
Notification of reason for refusal
2011.05.13 발송처리완료 (Completion of Transmission) 9-5-2011-0257775-23
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2011.07.11 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0527585-19
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2011.07.11 수리 (Accepted) 1-1-2011-0527584-74
7 거절결정서
Decision to Refuse a Patent
2012.02.07 발송처리완료 (Completion of Transmission) 9-5-2012-0073077-47
8 [명세서등 보정]보정서(재심사)
Amendment to Description, etc(Reexamination)
2012.02.29 보정승인 (Acceptance of amendment) 1-1-2012-0170221-88
9 등록결정서
Decision to Grant Registration
2012.04.02 발송처리완료 (Completion of Transmission) 9-5-2012-0195734-64
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.04.17 수리 (Accepted) 4-1-2013-0013766-37
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.08.24 수리 (Accepted) 4-1-2020-5189497-57
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
Ⅲ-V족 화합물을 이용한 반도체 소자의 제조 방법에 있어서,육방정계 결정 구조의 기판을 마련하는 과정과,900 내지 1200℃, 50 내지 200mbar, 및 아르곤가스 또는 질소가스 분위기에서 10 내지 400의 V / Ⅲ비로 Ⅲ-V족 화합물을 공급하는 수평 성장 모드로 상기 기판의 주면 상에 a-면({11-20} 면)을 주면으로 하여 완충층을 성장시키는 과정과,상기 완충층의 주면 상에 수직 성장 모드로 a-면({11-20} 면)을 주면으로 하여 제1 반도체층을 성장시키는 과정과,상기 제1 반도체층의 주면 상에 수평 성장 모드로 a-면({11-20} 면)을 주면으로 하여 제2 반도체층을 성장시키는 과정을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
2 2
제1항에 있어서,상기 제2 반도체층은 아르곤가스 또는 질소가스 분위기에서 성장시키는 것을 특징으로 하는 반도체 소자의 제조 방법
3 3
제1항에 있어서,상기 제2 반도체층은 아르곤가스 및 질소가스 중에서 선택된 것과 수소가스 및 헬륨가스 중에서 선택된 것이 혼합된 것을 분위기 가스로 사용하여 성장시키는 것을 특징으로 하는 반도체 소자의 제조 방법
4 4
제1항에 있어서,상기 기판은 육방정계 결정 구조의 r-면({1-102} 면) 또는 m-면({1-100} 면)을 주면으로 하는 것을 특징으로 하는 반도체 소자의 제조 방법
5 5
제1항에 있어서,상기 제2 반도체층을 성장시키는 Ⅲ-V족 화합물의 Ⅲ족 원소 대비 V족 원소(V / Ⅲ)의 비율은 10 내지 400임을 특징으로 하는 반도체 소자의 제조 방법
6 6
제1항에 있어서,상기 제1 반도체층을 성장시키는 Ⅲ-V족 화합물의 Ⅲ족 원소 대비 V족 원소(V / Ⅲ)의 비율은 800 내지 1500임을 특징으로 하는 반도체 소자의 제조 방법
7 7
제1항에 있어서,상기 제1 반도체층은 수소가스 분위기에서 성장시키는 것을 특징으로 하는 반도체 소자의 제조 방법
8 8
제1항에 있어서,상기 제1 반도체층 및 상기 제2 반도체층은 성장 온도를 900 내지 1200℃로 하여 성장시키는 것을 특징으로 하는 반도체 소자의 제조 방법
9 9
제1항에 있어서,상기 제2 반도체층은 50 내지 200mbar의 압력에서 성장시키며, 상기 제1 반도체층은 400 내지 700mbar의 압력에서 성장시키는 것을 특징으로 하는 반도체 소자의 제조 방법
10 10
제1항에 있어서,상기 완충층은 5 내지 300nm의 두께로 성장시키며, 상기 제1 반도체층은 1 내지 2μm의 두께로 성장시키고, 상기 제2 반도체층은 1 내지 10μm의 두께로 성장시키는 것을 특징으로 하는 반도체 소자의 제조 방법
11 11
삭제
12 12
삭제
13 13
삭제
14 14
삭제
15 15
삭제
16 16
삭제
17 17
삭제
18 18
삭제
19 19
삭제
20 20
삭제
21 21
삭제
22 22
삭제
23 23
삭제
24 24
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 전자부품연구원 IT산업원천 무분극 LED용 에피/칩 개발