| 1 |
1
LTCC를 이용한 GaN 고출력 트랜지스터의 내부 매칭 구조에 있어서,하부로부터 상부로 순차적으로 적층된 복수개의 그린 시트;상기 복수개의 그린 시트 위에 각각 형성된 도체 패턴을 포함하고,상기 복수개의 그린 시트 위에 각각 형성된 도체 패턴은 상하부의 도체 패턴과 결합하여 션트 캐패시터를 형성하고, 상기 복수개의 그린 시트 위에 형성된 각각의 도체 패턴은 적어도 2개 이상의 상이한 면적의 도체 패턴을 각각 포함하고, 상기 도체 패턴의 면적을 조절함으로써 상기 션트 캐패시터의 용량이 결정되는 것을 특징으로 하는 LTCC를 이용한 GaN 고출력 트랜지스터의 내부 매칭 구조
|
| 2 |
2
제1항에 있어서,상기 복수개의 그린 시트 위에 각각 형성된 도체 패턴은 비아홀을 통해 서로 전기적으로 연결되어 있는 것을 특징으로 하는 LTCC를 이용한 GaN 고출력 트랜지스터의 내부 매칭 구조
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 복수개의 그린 시트 중 최상층의 그린시트에 형성되는 상기 2개 이상의 도체 패턴은 연결부를 통해 연결되고, 상기 연결부의 선폭에 의해 내부 매칭 회로의 인덕턴스가 결정되는 것을 특징으로 하는 LTCC를 이용한 GaN 고출력 트랜지스터의 내부 매칭 구조
|
| 5 |
5
내부 매칭 회로를 포함하는 GaN 고출력 트랜지스터에 있어서,상기 내부 매칭 회로는 저온 적층 세라믹 공정 기술(LTCC:Low Temperature Cofired Ceramic) 방식으로 형성된 션트 커패시터와 시리즈 인덕턴스를 포함하고, 상기 내부 매칭 회로는, 하부로부터 상부로 순차적으로 적층된 복수개의 그린 시트;상기 복수개의 그린 시트 위에 각각 형성된 도체 패턴을 포함하고,상기 복수개의 그린 시트 위에 각각 형성된 도체 패턴은 상하부의 도체 패턴과 결합하여 션트 캐패시터를 형성하고, 상기 복수개의 그린 시트 위에 형성된 각각의 도체 패턴은 적어도 2개 이상의 상이한 면적의 도체 패턴을 각각 포함하고, 상기 도체 패턴의 면적을 조절함으로써 상기 션트 캐패시터의 용량이 결정되는 것을 특징으로 하는 GaN 고출력 트랜지스터
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
제5항에 있어서,상기 복수개의 그린 시트 중 최상층의 그린시트에 형성되는 상기 2개 이상의 도체 패턴은 연결부를 통해 연결되고, 상기 연결부의 선폭에 의해 내부 매칭 회로의 인덕턴스가 결정되는 것을 특징으로 하는 GaN 고출력 트랜지스터
|
