| 1 |
1
바이너리 내용 주소화 메모리(Content Addressable Memory, CAM) 장치에 있어서,데이터를 저장하는 제1 트랜지스터와 제2 트랜지스터를 구비하는 저장셀부; 및상기 제1 트랜지스터의 소스로 입력되는 리프레쉬 신호를 차단 제어하는 제3 트랜지스터를 포함하는 바이너리 내용 주소화 메모리 장치
|
| 2 |
2
제 1 항에 있어서, 상기 바이너리 내용 주소화 메모리 장치는 활성화 여부에 따라 상기 제1 트랜지스터의 소스로 입력되는 유지 신호 또는 비교 데이터 신호를 차단 제어하는 제4 트랜지스터; 및상기 유지 신호 또는 상기 비교 데이터 신호의 로우값 또는 하이값의 주기를 제어하여 상기 유지 신호 또는 비교 데이터 신호를 생성하는 주기 제어부를 더 포함하는 것을 특징으로 하는 바이너리 내용 주소화 메모리 장치
|
| 3 |
3
제 2 항에 있어서, 상기 바이너리 내용 주소화 메모리 장치에서상기 저장셀부의 리프레쉬 동작시,상기 주기 제어부는 로우값의 유지 신호를 생성하며,상기 제4 트랜지스터는 활성화되어 상기 생성한 로우값의 유지 신호를 상기 제1 트랜지스터의 소스로 입력시키는 것을 특징으로 하는 바이너리 내용 주소화 메모리 장치
|
| 4 |
4
제 2 항에 있어서, 상기 바이너리 내용 주소화 메모리 장치에서상기 저장셀부에 저장된 데이터의 검색 동작시,상기 주기 제어부는 비교 데이터 신호의 하이값 주기를 제어하여 비교 데이터 신호를 생성하며,상기 제4 트랜지스터는 활성화되어 상기 생성한 비교 데이터 신호를 상기 제1 트랜지스터의 소스로 입력시키는 것을 특징으로 하는 바이너리 내용 주소화 메모리 장치
|
| 5 |
5
제 4 항에 있어서, 상기 생성한 비교 데이터 신호는 리턴투제로 펄스 형태인 것을 특징으로 하는 바이너리 내용 주소화 메모리 장치
|
| 6 |
6
제 3 항 또는 제 4 항에 있어서, 상기 제4 트랜지스터의 게이트로 비교 데이터 신호 또는 유지 신호를 차단 제어하기 위한 차단 제어 신호가 입력되며, 상기 제4 트랜지스터의 소스로 비교 데이터 신호 또는 유지 신호가 입력되는 것을 특징으로 하는 바이너리 내용 주소화 메모리 장치
|
| 7 |
7
제 2 항에 있어서, 상기 주기 제어부는입력되는 하이값과 로우값 중 하나의 신호를 출력하는 멀티플렉서; 및상기 멀티플렉서를 통해 출력되는 하이값 또는 로우값의 신호의 주기를 결정하는 주기 결정부를 포함하는 것을 특징으로 하는 바이너리 내용 주소화 메모리 장치
|
| 8 |
8
제 2 항에 있어서, 상기 제1 트랜지스터는 NMOS 트랜지스터이며, 상기 제2 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 바이너리 내용 주소화 메모리 장치
|
| 9 |
9
제 2 항에 있어서, 상기 저장셀부는워드라인(WL)에 게이트가 연결되어 활성화 제어되는 제0 트랜지스터; 및상기 제1 트랜지스터와 제2 트랜지스터에 저장된 저장 데이터와 제1 비트라인(BL) 및 제2 비트라인(BL/)을 통해 입력된 비교 데이터를 비교하여 비교값을 출력하는 비교 회로부를 더 포함하며,상기 제1 트랜지스터와 제2 트랜지스터는 상기 제0 트랜지스터의 활성화시 제1 비트라인(BL)을 통해 입력된 저장 데이터를 저장하는 것을 특징으로 하는 바이너리 내용 주소화 메모리 장치
|
| 10 |
10
제 9 항에 있어서, 상기 비교 회로부는비교 신호에 따라 프리차지되는 매치라인; 및상기 매치라인이 프리자치된 후, 상기 제1 및 제2 비트라인(BL, BL/)을 통해 입력된 비교 데이터와 상기 저장 데이터에 따라 활성화 제어되어 상기 매치라인으로 비교값을 출력하는 제5 트랜지스터를 포함하는 것을 특징으로 하는 바이너리 내용 주소화 메모리 장치
|
