맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

나노로드 발광 다이오드 및 이의 제조방법

  • 기술번호 : KST2014037664
  • 담당센터 : 광주기술혁신센터
  • 전화번호 : 062-360-4654
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 나노로드 발광 다이오드(LED)에 관한 것으로, 개선된 발광 및 방열 특성을 나타낼 뿐만 아니라, 특히 유연성이 요구되는 분야에서도 그 적용 가능성이 높은 나노로드 LED의 제조에 관한 것이다.
Int. CL H01L 33/04 (2014.01) H01L 33/16 (2014.01)
CPC H01L 33/04(2013.01) H01L 33/04(2013.01) H01L 33/04(2013.01) H01L 33/04(2013.01)
출원번호/일자 1020100093821 (2010.09.28)
출원인 전북대학교산학협력단
등록번호/일자 10-1140096-0000 (2012.04.18)
공개번호/일자 10-2011-0040676 (2011.04.20) 문서열기
공고번호/일자 (20120430) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020090096985   |   2009.10.12
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2010.09.28)
심사청구항수 24

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 전북대학교산학협력단 대한민국 전라북도 전주시 덕진구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이인환 대한민국 전라북도 전주시 완산구
2 주진우 대한민국 전라북도 전주시 덕진구
3 전대우 대한민국 전라북도 전주시 완산구
4 박재우 대한민국 충청남도 금산군
5 장이운 대한민국 전라북도 순창군

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 최재승 대한민국 경기도 성남시 분당구 판교역로 ***, 에스동 ***호(삼평동,에이치스퀘어)(특허법인도담)
2 이준혁 대한민국 경기도 수원시 팔달구 중부대로 *** B동 *층(우만동, 신아빌딩)(유니크국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 전북대학교산학협력단 전라북도 전주시 덕진구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2010.09.28 수리 (Accepted) 1-1-2010-0624319-55
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2010.12.28 수리 (Accepted) 4-1-2010-5245806-20
3 의견제출통지서
Notification of reason for refusal		 2011.09.26 발송처리완료 (Completion of Transmission) 9-5-2011-0545492-30
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2011.11.24 수리 (Accepted) 1-1-2011-0932778-13
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2011.11.24 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0932806-15
6 등록결정서
Decision to grant		 2012.04.16 발송처리완료 (Completion of Transmission) 9-5-2012-0220291-16
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.10.04 수리 (Accepted) 4-1-2012-5206243-46
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2016.01.29 수리 (Accepted) 4-1-2016-5013206-34
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.02.27 수리 (Accepted) 4-1-2019-5038917-11
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.07.23 수리 (Accepted) 4-1-2019-5146986-17
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.07.23 수리 (Accepted) 4-1-2019-5146985-61
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.10.22 수리 (Accepted) 4-1-2019-5219602-91
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.07.06 수리 (Accepted) 4-1-2020-5149086-79
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
a) 기판 상에 순차적으로 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 LED 웨이퍼를 제공하는 단계;b) 상기 LED 웨이퍼를 상기 제1 도전형 반도체층의 일부 두께까지 선택적 에칭 처리함으로써 복수의 나노로드가 구비된 나노로드 구조를 형성하는 단계;c) 상기 나노로드 사이에 절연성 지지 물질을 충진하여 절연성 지지 영역을 형성하는 단계;d) 상기 나노로드 구조의 상측 면에 상부 투명성 전극층을 형성하는 단계;e) 상기 기판을 제거하는 단계; 및f) 상기 기판이 제거된 나노로드 구조의 하측 면에 하부 투명성 전극층을 형성하는 단계;를 포함하는 나노로드 LED의 제조방법
2 2
a) 기판 상에 순차적으로 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 LED 웨이퍼를 제공하는 단계;b) 상기 LED 웨이퍼를 상기 제1 도전형 반도체층의 일부 두께까지 선택적 에칭 처리함으로써 복수의 나노로드가 구비된 나노로드 구조를 형성하는 단계;c) 상기 나노로드 사이에 절연성 지지 물질을 충진하여 절연성 지지 영역을 형성하는 단계;d) 상기 나노로드 구조의 상측 면에 상부 투명성 전극층을 형성하는 단계; 및e) 상기 기판을 제거하는 단계; f) 상기 b) 단계에서 제거되지 않은 잔여 두께의 제1 도전형 반도체층을 제거하는 단계; 및g) 상기 잔여 두께의 제1 도전형 반도체층이 제거된 나노로드 구조의 하측 면에 하부 투명성 전극층을 형성하는 단계;를 포함하는 나노로드 LED의 제조방법
3 3
제1항 또는 제2항에 있어서, 상기 나노로드는 GaN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, AlxGa1-xN, InxGa1-xN, InxGa1-xAs, ZnxCd1-xS 및 이들의 조합으로 이루어지는 군으로부터 선택되는 반도체의 p-n 접속을 포함하며, 상기에서 0003c#x003c#1인 것을 특징으로 하는 나노로드 LED의 제조방법
4 4
제1항 또는 제2항에 있어서, 상기 나노로드의 폭이 10 내지 500㎚ 범위인 것을 특징으로 하는 나노로드 LED의 제조방법
5 5
제1항 또는 제2항에 있어서, 상기 제1 도전형 반도체는 n-형 반도체이고, 상기 제2 도전형 반도체는 p-형 반도체인 것을 특징으로 하는 나노로드 LED의 제조방법
6 6
제1항 또는 제2항에 있어서, 상기 기판은 사파이어, SiC, MgAl2O4 MgO, LiAlO2 또는 LiGaO2 재질인 것을 특징으로 하는 나노로드 LED의 제조방법
7 7
제1항 또는 제2항에 있어서, 상기 b) 단계는, 전자빔 리소그래피, 집속이온빔 리소그래피, 나노 임프린트법, SiO2 나노 파티클을 이용한 마스크 형성법, 또는 자기 응집성 금속 마스크법에 의하여 마스크를 패턴화한 다음, 반응성 이온 에칭법, 유도 결합 플라즈마 반응성 이온 에칭 또는 화학적 이온 빔 에칭에 의하여 수행되는 것을 특징으로 하는 나노로드 LED의 제조방법
8 8
제7항에 있어서, 상기 마스크 패턴화 방법은,상기 제2 도전형 반도체층 상에 중간층 및 금속층을 순차 형성하는 단계; 및어닐링에 의하여 상기 금속층으로부터 상기 중간층 상에 분포되는 복수의 금속 나노 도트를 형성하는 단계;를 포함하는 것을 특징으로 하는 나노로드 LED의 제조방법
9 9
제8항에 있어서, 상기 중간층 및 금속층의 두께는 각각 10 내지 1,000㎚ 및 5 내지 100㎚ 범위인 것을 특징으로 하는 나노로드 LED의 제조방법
10 10
제8항에 있어서, 상기 복수의 금속 나노 도트가 분포된 중간층은 리프트-오프 방식에 의하여 제거되는 것을 특징으로 하는 나노로드 LED의 제조방법
11 11
제1항 또는 제2항에 있어서, 상기 b) 단계 중 선택적 에칭 처리되지 않은 제1 도전형 반도체층의 두께는 100 내지 9,500 ㎚ 범위인 것을 특징으로 하는 나노로드 LED의 제조방법
12 12
제1항 또는 제2항에 있어서, 상기 절연성 지지 영역은 폴리메틸메타크릴레이트(PMMA), 폴리디메틸실록산(PDMS), 폴리스티렌(PS), 실리콘 수지, 또는 이들의 조합으로 형성된 것을 특징으로 하는 나노로드 LED의 제조방법
13 13
제1항 또는 제2항에 있어서, 상기 상부 투명성 전극 및 상기 하부 투명성 전극은 투명 전도성 산화물(TCO)로 형성되는 것을 특징으로 하는 나노로드 LED의 제조방법
14 14
제13항에 있어서, 상기 투명 전도성 산화물은 산화인듐주석, 산화인듐아연, 산화갈륨아연, 산화알루미늄아연 또는 이들의 조합인 것을 특징으로 하는 나노로드 LED의 제조방법
15 15
제1항 또는 제2항에 있어서, 상기 상부 투명성 전극 및 상기 하부 투명성 전극은 투명 전도성 고분자로 형성된 것을 특징으로 하는 나노로드 LED의 제조방법
16 16
제15항에 있어서, 상기 투명 전도성 고분자는 폴리아닐린, 폴리벤지이미다졸, 폴리피롤, 폴리티오펜, 폴리(p-페닐렌비닐렌), 티오펜계 유도체 또는 이들의 조합인 것을 특징으로 하는 나노로드 LED의 제조방법
17 17
제6항에 있어서, 상기 기판이 사파이어 기판인 경우, 상기 e) 단계는 레이저 리프트-오프 또는 화학적 리프트-오프에 의하여 수행되는 것을 특징으로 하는 나노로드 LED의 제조방법
18 18
제6항에 있어서, 상기 기판이 SiC 및 Si 기판인 경우, 상기 e) 단계는 래핑 가공 후 습식 에칭에 의하여 수행되는 것을 특징으로 하는 나노로드 LED의 제조방법
19 19
상부 투명성 전극층;하부 투명성 전극층;상호 이격되어 배열되고, 아래로부터 순차적으로 제1 도전형 반도체 영역, 활성층 영역 및 제2 도전형 반도체 영역을 포함하는 복수의 나노로드가 구비된 나노로드 구조; 및상기 나노로드 사이에 절연성 지지 물질이 충진되어 형성된 절연성 지지 영역;을 포함하며, 상기 나노로드 구조는 상기 상부 투명성 전극층과 상기 하부 투명성 전극층의 사이에 위치하는 나노로드 LED
20 20
상부 투명성 전극층;하부 투명성 전극층;상호 이격되어 배열되고, 아래로부터 순차적으로 제1 도전형 반도체 영역, 활성층 영역 및 제2 도전형 반도체 영역을 포함하는 복수의 나노로드가 구비되며, 상기 나노로드의 하측 면이 제1 도전형 반도체로 이루어진 층과 연결되는 나노로드 구조; 및상기 나노로드 사이에 절연성 지지 물질이 충진되어 형성된 절연성 지지 영역;을 포함하며, 상기 나노로드 구조는 상기 상부 투명성 전극층과 상기 하부 투명성 전극층의 사이에 위치하는 나노로드 LED
21 21
제19항 또는 제20항에 있어서, 상기 절연성 지지 영역은 폴리메틸메타크릴레이트(PMMA), 폴리디메틸실록산(PDMS), 폴리스티렌(PS), 실리콘 수지 또는 이들의 조합으로 형성되고, 상기 상부 투명성 전극층 및 상기 하부 투명성 전극층은 투명 전도성 고분자로 형성된 것을 특징으로 하는 나노로드 LED
22 22
제20항에 있어서, 상기 제1 도전형 반도체로 이루어진 층의 두께는 100 내지 9,500㎚ 범위인 것을 특징으로 하는 나노로드 LED
23 23
제19항에 있어서, 상기 하부 투명성 전극층은 상기 제1 도전형 반도체 영역과 전기적으로 연결되는 한편, 상기 상부 투명성 전극층은 상기 제2 도전형 반도체 영역과 전기적으로 연결되는 것을 특징으로 하는 나노로드 LED
24 24
제20항에 있어서, 상기 하부 투명성 전극층은 상기 제1 도전형 반도체로 이루어진 층과 전기적으로 연결되는 한편, 상기 상부 투명성 전극층은 상기 제2 도전형 반도체 영역과 전기적으로 연결되는 것을 특징으로 하는 나노로드 LED
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.