| 1 |
1
인풋 워드를 제공받고, 상기 인풋 워드가 m개의 계층과 n개의 수직 파티션으로 하이브리드 파티셔닝된 TCAM의 특정 계층에 존재하면 그에 해당하는 상기 특정 계층 내의 매칭 주소를 출력하는 계층별 주소 생성장치로서,
w비트로 구성된 n개의 서브 인풋 워드를 각각 제공받아 상기 각 서브 워드의 (w-b)비트가 지시하는 주소의 비트 포지션 데이터, 최종 인덱스 데이터 및 상기 비트 포지션 데이터 중 상기 서브 워드의 b비트가 지시하는 비트 값을 출력하는 n개의 비트 포지션 테이블;
상기 n 개의 비트 값을 제공받아 AND 연산을 수행하여 n개의 인에이블 신호를 출력하는 제1 AND 연산부;
상기 비트 포지션 데이터, 상기 최종 인덱스 데이터 및 상기 인에이블 신호를 각각 제공받아 어드레스 데이터를 출력하는 n개의 어드레스 제너레이터;
상기 어드레스 데이터를 각각 제공받아 상기 어드레스 데이터가 지시하는 주소의 어드레스 포지션 데이터를 출력하는 n개의 어드레스 포지션 테이블; 및
상기 n개의 어드레스 포지션 데이터를 제공받아 AND 연산을 수행하여 제1 매칭 주소를 출력하는 제2 AND 연산부를 포함하는 계층별 주소 생성 장치
|
| 2 |
2
제 1항에 있어서,
상기 비트 포지션 테이블과 상기 어드레스 포지션 테이블은 메모리에 저장된 계층별 주소 생성 장치
|
| 3 |
3
제 2항에 있어서,
상기 메모리는 SRAM을 포함하는 계층별 주소 생성 장치
|
| 4 |
4
제 1항에 있어서,
상기 비트 포지션 테이블은 (w-b)비트로 구성된 2(w-b)개의 주소를 포함하고,
상기 각 주소는 2b비트로 구성된 비트 포지션 데이터와 (w+1)비트로 구성된 최종 인덱스 데이터를 포함하는 계층별 주소 생성 장치
|
| 5 |
5
제 1항에 있어서,
상기 비트 포지션 데이터의 각 비트가 가질 수 있는 비트 값은 0 또는 1 중 어느 하나이고,
상기 어드레스 제너레이터는 상기 비트 포지션 데이터 중 비트 값이 1인 비트의 개수와 상기 최종 인덱스 데이터를 더하여 상기 어드레스 데이터를 출력하는 계층별 주소 생성 장치
|
| 6 |
6
제 1항에 있어서,
상기 에드레스 포지션 테이블은 w비트로 구성된 2w개의 주소를 포함하고,
상기 각 주소는 k비트로 구성된 어드레스 포지션 데이터를 포함하는 계층별 주소 생성 장치
|
| 7 |
7
제 1항에 있어서,
상기 제1 매칭 주소를 제공받아 제2 매칭 주소를 출력하는 제1 인코더를 더 포함하는 계층별 주소 생성 장치
|
| 8 |
8
제 7항에 있어서,
상기 제1 인코더는 상기 제1 매칭 주소 중 가장 작은 상기 제1 매칭 주소를 상기 제2 매칭 주소로 출력하는 계층별 주소 생성 장치
|
| 9 |
9
m개의 상기 제1 항 내지 제8 항 중 어느 한 항의 계층별 주소 생성 장치; 및
상기 m개의 계층별 주소 생성 장치로부터 m개의 상기 제1 매칭 주소 또는 제2 매칭 주소를 제공받아 제3 매칭 주소를 출력하는 제2 인코더를 포함하는 주소 생성 장치
|
| 10 |
10
제 9항에 있어서,
상기 제2 인코더는 상기 m개의 제1 매칭 주소 또는 제2 매칭 주소 중 가장 작은 상기 제1 매칭 주소 또는 제2 매칭 주소를 상기 제3 매칭 주소로 출력하는 주소 생성 장치
|
