| 1 |
1
전원으로부터 전원전압이 인가되고, 입력 신호를 입력받아 증폭하는 제1 구동 증폭단;전원 입력단이 상기 제1 구동 증폭단의 접지단과 연결되어 가상 접지전압이 인가되고, 입력단이 상기 제1 구동 증폭단의 출력단과 연결되어 상기 제1 구동 증폭단의 출력 신호를 입력받아 증폭하는 제2 구동 증폭단; 전원 입력단이 상기 제2 구동 증폭단의 접지단과 연결되어 상기 가상 접지전압이 인가되고, 입력단이 상기 제2 구동 증폭단의 출력단과 연결되어 상기 제2 구동 증폭단의 출력 신호를 입력받아 증폭하는 제3 구동 증폭단; 및상기 전원으로부터 상기 전원전압이 인가되고, 입력단이 상기 제2 구동 증폭단의 출력단과 연결되어 상기 제2 구동 증폭단의 출력 신호를 입력받아 증폭하는 전력 증폭단을 포함하며,상기 제3 구동 증폭단의 출력 신호를 입력받아 증폭하는 스택 구조를 가지는 전력 증폭기
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 제3 구동 증폭단은,상기 제1 또는 제2 구동 증폭단에 적어도 한 번 순차적으로 반복되어 연결되는 스택 구조를 가지는 전력 증폭기
|
| 4 |
4
제1항에 있어서,상기 제1 구동 증폭단은,소스에 상기 전원으로부터 상기 전원전압이 인가되고, 게이트에 제1 입력 신호가 입력되는 제1 트랜지스터;상기 제1 트랜지스터와 반대 극성을 가지며, 드레인에 상기 제1 트랜지스터의 드레인이 연결되며, 게이트에 상기 제1 입력 신호가 입력되는 제2 트랜지스터;소스에 상기 전원으로부터 상기 전원전압이 인가되고, 게이트에 제2 입력 신호가 입력되는 제3 트랜지스터; 및상기 제3 트랜지스터와 반대 극성을 가지며, 드레인에 상기 제3 트랜지스터의 드레인이 연결되며, 게이트에 상기 제2 입력 신호가 입력되는 제4 트랜지스터를 포함하는 스택 구조를 가지는 전력 증폭기
|
| 5 |
5
청구항 5은(는) 설정등록료 납부시 포기되었습니다
|
| 6 |
6
청구항 6은(는) 설정등록료 납부시 포기되었습니다
|
| 7 |
7
청구항 7은(는) 설정등록료 납부시 포기되었습니다
|
| 8 |
8
청구항 8은(는) 설정등록료 납부시 포기되었습니다
|
| 9 |
9
제1항에 있어서,상기 제1 구동 증폭단에는 상기 제2 구동 증폭단의 접지단이 전원 입력단과 연결되어 가상 접지전압이 인가되고,상기 제2 구동 증폭단에는 상기 전원으로부터 상기 전원전압이 인가되는 스택 구조를 가지는 전력 증폭기
|
| 10 |
10
전원으로부터 전원전압이 인가되고, 입력 신호를 입력받아 증폭하는 제1 구동 증폭단;전원 입력단이 상기 제1 구동 증폭단의 접지단과 연결되어 가상 접지전압이 인가되고, 입력단이 상기 제1 구동 증폭단의 출력단과 연결되어 상기 제1 구동 증폭단의 출력 신호를 입력받아 증폭하는 제2 구동 증폭단; 상기 전원으로부터 상기 전원전압이 인가되고, 입력단이 상기 제2 구동 증폭단의 출력단과 연결되어 상기 제2 구동 증폭단의 출력 신호를 입력받아 증폭하는 전력 증폭단;상기 전원으로부터 상기 전원전압이 인가되고, 입력단이 상기 제1 구동 증폭단의 출력단과 연결되어 상기 제1 구동 증폭단의 출력 신호를 입력받아 증폭하는 제3 구동 증폭단; 및전원 입력단이 상기 제1 및 제3 구동 증폭단의 접지단과 연결되어 가상 접지전압이 인가되고, 입력단이 상기 제3 구동 증폭단의 출력단과 연결되어 상기 제3 구동 증폭단의 출력 신호를 입력받아 증폭하는 제4 구동 증폭단을 포함하며,상기 제2 구동 증폭단은,입력단이 상기 제4 구동 증폭단의 출력단과 연결되어 상기 제4 구동 증폭단의 출력 신호를 입력받아 증폭하는 스택 구조를 가지는 전력 증폭기
|
| 11 |
11
제10항에 있어서,상기 제3 구동 증폭단 및 상기 제4 구동 증폭단은,각각 상기 제1 구동 증폭단 및 상기 제2 구동 증폭단에 대응하도록 적어도 한 번 순차적으로 반복되어 연결되는 스택 구조를 가지는 전력 증폭기
|
| 12 |
12
전원으로부터 전원전압이 인가되고, 입력 신호를 입력받아 증폭하는 제1 구동 증폭단;상기 전원으로부터 상기 전원전압이 인가되고, 입력단이 상기 제1 구동 증폭단의 출력단과 연결되어 상기 제1 구동 증폭단의 출력 신호를 입력받아 증폭하는 제2 구동 증폭단; 및전원 입력단이 상기 제1 구동 증폭단의 접지단 및 상기 제2 구동 증폭단의 접지단과 연결되어 가상 접지전압이 인가되고, 입력단이 상기 제2 구동 증폭단의 출력단과 연결되어 상기 제2 구동 증폭단의 출력 신호를 입력받아 증폭하는 전력 증폭단을 포함하는 스택 구조를 가지는 전력 증폭기
|
| 13 |
13
제1항 및 제3항 내지 제12항 중 어느 하나의 항에 있어서,상기 구동 증폭단 또는 상기 전력 증폭단은,차동 증폭 구조 또는 싱글 엔디드 증폭 구조로 구현되는 스택 구조를 가지는 전력 증폭기
|
