1 |
1
디지털 집적 회로에서 캐패시티브 커플링에 의한 크로스톡 효과를 고려한 게이트 지연 시간 계산 방법에 있어서,
노이즈 전류원이 없는 조건하에서의 상기 집적회로에서 게이트 회로에 대한 테브닌 등가회로의 게이트모델을 생성하여, 입력파형에 대한 출력파형을 산출하는 a과정;
상기 게이트에 대한 입력전압과 출력전압을 기초로 출력 저항 라이브러리를 생성하는 b과정;
상기 출력파형과, 상기 출력저항 라이브러리를 이용하여 상기 게이트에 대한 선형 시변 출력 저항 모델을 생성하는 c과정;
상기 선형 시변 출력 저항 모델을 이용하여, 노이즈 전류원이 없는 경우에서 상기 게이트의 수정된 테브닌 등가 게이트 모델을 생성하고, 상기 수정된 등가 게이트 모델을 통하여 출력한 파형과, 상기 선형 시변 출력 저항 모델에 대한 상기 노이즈 전류원의 전압 응답으로 산출된 출력파형을 합한 출력파형을 산출하는 d과정; 및
d과정에서 산출된 출력파형을 c 과정에 반복 적용하여, 새로 산출된 d 과정의 출력파형이 수렴되는 경우 수렴된 출력파형을 이용하여 상기 게이트의 지연시간을 산출하는 e과정을 포함함을 특징으로 하는 캐패시티브 커플링에 의한 크로스톡 효과를 고려한 게이트 지연 시간 계산 방법
|
2 |
2
제1항에 있어서, 상기 c 과정에서의 상기 시변 출력 저항 모델의 생성에서,
상기 시변 출력 저항 모델을 처음 생성하는 단계는, 상기 b 과정에서 산출된 출력파형을 이용하고, 이후 반복하여 상기 시변 출력 저항 모델을 생성하는 과정에서는 상기 d 과정에서 산출된 출력파형을 이용함을 특징으로 하는 게이트 지연 시간 계산 방법
|
3 |
3
제 1항에 있어서, 상기 게이트의 출력 저항은 입력 전압과 출력 전압에 대한 함수로 측정되며, 상기 출력 저항값의 특성에 따라 복수개의 영역으로 구분됨을 특징으로 하는 게이트 지연 시간 계산 방법
|
4 |
4
제3항에 있어서, 상기 각 영역을 대표하는 저항값과 영역을 구분하는 경계선으로 상기 게이트의 출력 저항 라이브러리를 생성함을 특징으로 하는 게이트 지연 시간 계산 방법
|
5 |
5
제 4항에 있어서, 상기 출력 저항 라이브러리에는 상기 게이트에 입력 전압과 출력 전압의 변화에 따라 급격히 변하는 상기 게이트의 출력 저항값들의 경계선에 의한 영역을 구분하고, 상기 각 영역에 상기 게이트의 평균 출력 저항값을 저장함을 특징으로 하는 게이트 지연 시간 계산 방법
|
6 |
6
제 3항에 있어서, 상기 선형 시변 출력 저항 모델에서 상기 게이트 출력 저항 영역은 3개 이상의 영역으로 나누어짐을 특징으로 하는 게이트 지연 시간 계산 방법
|
7 |
7
제 1항에 있어서, 상기 게이트의 수정된 테브닌 등가 게이트 모델의 전압원은 램프 파형의 전압원임을 특징으로 하는 게이트 지연 시간 계산 방법
|