| 1 |
1
내용 주소화 메모리에 저장된 코드 워드 및 검색 키의 동일 여부를 판단하는 파이프라인 매치-라인 장치에 있어서,n 개의 파이프라인 스테이지들 - 단, n은 2 이상의 정수임 -을 포함하고,상기 n 개의 파이프라인 스테이지들 각각에 있어서 d 번째 파이프라인 스테이지는 상기 코드 워드의 n 개의 코드 워드 세그먼트들 중 d 번째 코드 워드 세그먼트 및 상기 검색 키의 n 개의 검색 키 세그먼트들 중 d 번째 검색 키 세그먼트 간의 동일 여부를 판단하며 - 단, d는 1 이상 n 이하의 정수임 -, 상기 n 개의 파이프라인 스테이지들 중 상기 코드 워드 세그먼트 및 상기 검색 키 세그먼트가 서로 동일하지 않은 것으로 판단한 파이프라인 스테이지가 1개 이하인 경우 상기 검색 키가 상기 코드 워드에 대응하는 것으로 판단하는, 내용 주소화 메모리의 파이프라인 매치-라인 장치
|
| 2 |
2
제1항에 있어서,상기 n 개의 파이프라인 스테이지들은 순차적으로 상기 판단을 수행하며, 상기 n 개의 파이프라인 스테이지들 중 상기 코드 워드 세그먼트 및 상기 검색 키 세그먼트가 서로 동일하지 않은 것으로 판단한 파이프라인 스테이지들이 2 개가 되면, 상기 n 개의 파이프라인 스테이지들은 상기 판단의 수행을 중단하는, 내용 주소화 메모리의 파이프라인 매치-라인 장치
|
| 3 |
3
제1항에 있어서,상기 n 개의 코드 워드 세그먼트들 중 1 개의 코드 워드 세그먼트는 패리티 코드 워드 세그먼트이며,상기 패리티 코드 워드 세그먼트는 상기 n 개의 코드 워드 세그먼트들 중 상기 패리티 코드 워드 세그먼트를 제외한 다른 n-1 개의 코드 워드 세그먼트들에 대한 t 개의 코드 워드 패리티 비트로 구성되고 - 단, t는 1 이상의 정수임 -,상기 n 개의 검색 키 세그먼트들 중 상기 패리티 코드 워드 세그먼트와 동일한지 여부가 판단되는 1 개의 검색 키 세그먼트는 패리티 검색 키 세그먼트이며,상기 패리티 검색 키 세그먼트는 상기 n 개의 검색 키 세그먼트들 중 상기 패리티 검색 키 세그먼트를 제외한 다른 n-1 개의 검색 키 세그먼트들에 대한 t 개의 검색 키 패리티 비트로 구성된, 내용 주소화 메모리의 파이프라인 매치-라인 장치
|
| 4 |
4
제3항에 있어서,상기 패리티 코드 워드 세그먼트의 상기 t 개의 코드 워드 패리티 비트들 각각에 있어서 k 번째 코드 워드 패리티 비트의 값은 상기 다른 n-1 개의 코드 워드 세그먼트들의 k 번째 비트들에 대한 패리티 값이고 - 단, k는 1 이상 t 이하의 정수임 -상기 패리티 검색 키 세그먼트의 상기 t 개의 검색 키 패리티 비트들 각각에 있어서 k 번째 검색 키 패리티 비트의 값은 상기 다른 n-1 개의 검색 키 세그먼트들의 k 번째 비트들에 대한 패리티 값인, 내용 주소화 메모리의 파이프라인 매치-라인 장치
|
| 5 |
5
제3항에 있어서,상기 코드 워드 패리티 비트는 짝수 패리티 비트이고, 상기 검색 키 패리티 비트는 짝수 패리티 비트인, 내용 주소화 메모리의 파이프라인 매치-라인 장치
|
| 6 |
6
제3항에 있어서,상기 코드 워드는 인터리브된 데이터 비트들을 포함하며,상기 데이터 비트들은 t 개의 데이터 비트 세그먼트들로 구성되며,상기 데이터 비트들 각각은 상기 데이터 비트가 포함되는 상기 데이터 비트 세그먼트 내의 순서에 대응하는 상기 코드 워드 세그먼트로 인터리브되는, 내용 주소화 메모리의 파이프라인 매치-라인 장치
|
| 7 |
7
제6항에 있어서,상기 패리티 코드 워드 세그먼트의 상기 t 개의 코드 워드 패리티 비트들 각각에 있어서, k 번째 코드 워드 패리티 비트의 값은 상기 t 개의 데이터 비트 세그먼트들 중 k 번째 데이터 비트 세그먼트에 포함된 데이터 비트들에 대한 패리티 값인 - 단, k는 1 이상 t 이하의 정수임 -, 내용 주소화 메모리의 파이프라인 매치-라인 장치
|
| 8 |
8
제3항에 있어서,상기 t는 상기 내용 주소화 메모리에게 요구되는 상기 내용 주소화 메모리가 감내할 수 있는 다중 셀 고장의 비트의 개수의 최대 값인, 내용 주소화 메모리의 파이프라인 매치-라인 장치
|
| 9 |
9
n 개의 파이프라인 스테이지들을 사용하여 - 단, n은 2 이상의 정수임 -, 내용 주소화 메모리에 저장된 코드 워드 및 검색 키가 동일한지 여부를 판단하는 파이프라인 매치-라인 장치의 동작 방법에 있어서,상기 n 개의 파이프라인 스테이지들 각각에 있어서, d 번째 파이프라인 스테이지가 상기 코드 워드의 n 개의 코드 워드 세그먼트들 중 d 번째 코드 워드 세그먼트 및 상기 검색 키의 n 개의 검색 키 세그먼트들 중 d 번째 검색 키 세그먼트 간의 동일 여부를 판단하는 단계 - 단, d는 1 이상 n 이하의 정수임 -; 및상기 n 개의 파이프라인 스테이지들 중 상기 코드 워드 세그먼트 및 상기 검색 키 세그먼트가 서로 동일하지 않은 것으로 판단한 파이프라인 스테이지가 1 개 이하인 경우 상기 검색 키가 상기 코드 워드에 대응하는 것으로 판단하는 단계를 포함하는, 내용 주소화 메모리의 파이프라인 매치-라인 장치의 코드 워드 및 검색 키 간의 대응 여부를 판단하는 방법
|
| 10 |
10
제9항에 있어서,상기 n 개의 코드 워드 세그먼트들 중 1 개의 코드 워드 세그먼트는 패리티 코드 워드 세그먼트이며, 상기 n 개의 검색 키 세그먼트들 중 상기 패리티 코드 워드 세그먼트와 동일한지 여부가 판단되는 1 개의 검색 키 세그먼트는 패리티 검색 키 세그먼트이며,상기 n 개의 코드 워드 세그먼트들 중 상기 패리티 코드 워드 세그먼트를 제외한 다른 n-1 개의 코드 워드 세그먼트들에 대한 t 개의 코드 워드 패리티 비트로 구성된 상기 패리티 코드 워드 세그먼트를 생성하는 단계 - 단, t는 1 이상의 정수임 -; 및상기 n 개의 검색 키 세그먼트들 중 상기 패리티 검색 키 세그먼트를 제외한 다른 n-1 개의 검색 키 세그먼트들에 대한 t 개의 검색 키 패리티 비트로 구성된 상기 패리티 검색 키 세그먼트를 생성하는 단계를 더 포함하는, 내용 주소화 메모리의 파이프라인 매치-라인 장치의 코드 워드 및 검색 키 간의 대응 여부를 판단하는 방법
|
| 11 |
11
제10항에 있어서,상기 패리티 코드 워드 세그먼트를 생성하는 단계는,상기 다른 n-1 개의 코드 워드 세그먼트들의 k 번째 비트들에 대한 패리티 값에 기반하여 상기 패리티 코드 워드 세그먼트의 상기 t 개의 코드 워드 패리티 비트들 중 k 번째 코드 워드 패리티 비트를 생성하는 단계 - 단, k는 1 이상 t 이하의 정수임 -를 포함하고,상기 패리티 검색 키 세그먼트를 생성하는 단계는,상기 다른 n-1 개의 검색 키 세그먼트들의 k 번째 비트들에 대한 패리티 값에 기반하여 상기 패리티 검색 키 세그먼트의 상기 t 개의 검색 키 패리티 비트들 중 k 번째 검색 키 패리티 비트의 값을 생성하는 단계를 포함하는, 내용 주소화 메모리의 파이프라인 매치-라인 장치의 코드 워드 및 검색 키 간의 대응 여부를 판단하는 방법
|
| 12 |
12
제11항에 있어서,상기 코드 워드 패리티 비트는 짝수 패리티 비트 계산 방법에 기반하여 생성되고, 상기 검색 키 패리티 비트는 짝수 패리티 비트 계산 방법에 기반하여 생성되는, 내용 주소화 메모리의 파이프라인 매치-라인 장치의 코드 워드 및 검색 키 간의 대응 여부를 판단하는 방법
|
| 13 |
13
제10항에 있어서,t 개의 데이터 비트 세그먼트들로 구성된 데이터 비트들 각각을 상기 데이터 비트가 포함되는 상기 데이터 비트 세그먼트 내의 순서에 대응하는 코드 워드 세그먼트로 인터리브하여 상기 다른 n-1 개의 코드 워드 세그먼트들을 생성하는 단계를 더 포함하는, 내용 주소화 메모리의 파이프라인 매치-라인 장치의 코드 워드 및 검색 키 간의 대응 여부를 판단하는 방법
|
| 14 |
14
제13항에 있어서,상기 데이터 비트들을 상기 t 개의 데이터 비트 세그먼트들로 분할하는 단계를 더 포함하는, 내용 주소화 메모리의 파이프라인 매치-라인의 코드 워드 및 검색 키 간의 대응 여부를 판단하는 방법
|
| 15 |
15
제13항에 있어서,상기 패리티 검색 키 세그먼트를 생성하는 단계는,상기 t 개의 데이터 비트 세그먼트들 중 k 번째 데이터 비트 세그먼트에 포함된 데이터 비트들에 대한 패리티 값에 기반하여 상기 패리티 코드 워드 세그먼트의 상기 t 개의 검색 키 패리티 비트들 중 k 번째 패리티 비트를 생성하는 단계 - 단, k는 1 이상 t 이하의 정수임 -를 포함하는, 내용 주소화 메모리의 파이프라인 매치-라인의 코드 워드 및 검색 키 간의 대응 여부를 판단하는 방법
|
| 16 |
16
하나 이상의 코드 워드를 저장하는 하나 이상의 내용 주소화 메모리 셀;상기 내용 주소화 메모리 셀의 선택된 열에 입력 값을 제공하는 기입 회로; 및상기 내용 주소화 메모리 셀로부터 검색 키와 동일한 코드 워드를 찾는 감지 회로를 포함하고,상기 감지 회로는,n 개의 파이프라인 스테이지들 - 단, n은 2 이상의 정수임 -로 구성된 파이프라인을 사용하여 상기 하나 이상의 코드 워드 각각 및 상기 검색 키 간의 동일 여부를 판단하는 파이프라인 매치-라인 장치; 및상기 하나 이상의 코드 워드 중 상기 파이프라인 매치-라인 장치가 상기 검색 키와 동일한 것으로 판단한 코드 워드에 대한 정보를 출력하는 인코더를 포함하고,상기 n 개의 파이프라인 스테이지들 각각에 있어서 d 번째 파이프라인 스테이지는 상기 코드 워드의 n 개의 코드 워드 세그먼트들 중 d 번째 코드 워드 세그먼트 및 상기 검색 키의 n 개의 검색 키 세그먼트들 중 d 번째 검색 키 세그먼트 간의 동일 여부를 판단하며 - 단, d는 1 이상 n 이하의 정수임 -, 상기 파이프라인 매치-라인 장치는 상기 n 개의 파이프라인 스테이지들 중 상기 코드 워드 세그먼트 및 상기 검색 키 세그먼트가 서로 동일하지 않은 것으포 판단한 파이프라인 스테이지가 1 개 이하인 경우 상기 검색 키가 상기 코드 워드에 대응하는 것으로 판단하는, 내용 주소화 메모리
|
| 17 |
17
제16항에 있어서, 상기 n 개의 코드 워드 세그먼트들 중 1 개의 코드 워드 세그먼트는 패리티 코드 워드 세그먼트이며,상기 패리티 코드 워드 세그먼트는 상기 n 개의 코드 워드 세그먼트들 중 상기 패리티 코드 워드 세그먼트를 제외한 다른 n-1 개의 코드 워드 세그먼트들에 대한 t 개의 코드 워드 패리티 비트로 구성되고 - 단, t는 1 이상의 정수임 -,상기 n 개의 검색 키 세그먼트들 중 상기 패리티 코드 워드 세그먼트와 동일한지 여부가 판단되는 1 개의 검색 키 세그먼트는 패리티 검색 키 세그먼트이며,상기 패리티 검색 키 세그먼트는 상기 n 개의 검색 키 세그먼트들 중 상기 패리티 검색 키 세그먼트를 제외한 다른 n-1 개의 검색 키 세그먼트들에 대한 t 개의 검색 키 패리티 비트로 구성된, 내용 주소화 메모리
|
| 18 |
18
제17항에 있어서,상기 기입 회로는 데이터 비트들을 인터리브함으로써 생성된 상기 코드 워드를 입력 값으로서 상기 내용 주소화 메모리 셀의 선택된 열에 제공하며,상기 데이터 비트들은 t 개의 데이터 비트 세그먼트들로 구성되며,상기 기입 회로는 t 개의 데이터 비트 세그먼트들로 구성된 데이터 비트들 각각을 상기 데이터 비트가 포함되는 상기 데이터 비트 세그먼트 내의 순서에 대응하는 코드 워드 세그먼트로 인터리브하여 상기 다른 n-1 개의 코드 워드 세그먼트들을 생성하는, 내용 주소화 메모리
|
| 19 |
19
제18항에 있어서,상기 기입 회로는 상기 t 개의 데이터 비트 세그먼트들 중 k 번째 데이터 비트 세그먼트에 포함된 데이터 비트들에 대한 패리티 값에 기반하여 상기 패리티 코드 워드 세그먼트의 상기 t 개의 코드 워드 패리티 비트들 중 k 번째 패리티 비트를 생성하는, 내용 주소화 메모리
|
