| 1 |
1
상호 직렬로 연결된 복수의 제 1 인버터들;상호 직렬로 연결된 복수의 제 2 인버터들; 및상기 제 1 인버터들의 출력단들에 연결되는 하나 이상의 저장 회로를 포함하되,상기 제 2 인버터들 중 적어도 하나는 대응하는 제 1 인버터에 전기적으로 연결되고, 제 1 이벤트 신호는 상기 제 1 인버터들 중 하나로 입력되며, 제 2 이벤트 신호는 상기 제 2 이벤트들 중 하나로 입력되는 것을 특징으로 하는 이벤트 시간 측정 회로
|
| 2 |
2
제1항에 있어서, 상기 이벤트 시간 측정 회로는 버니어 딜레이 라인 셀로서 상기 이벤트 신호들 사이의 시간차를 검출하고, 상기 저장 회로는 키퍼 회로이며, 상기 제 1 인버터들은 각기 3상 인버터인 것을 특징으로 하는 이벤트 시간 측정 회로
|
| 3 |
3
제2항에 있어서, 상기 제 2 인버터들의 출력들은 대응하는 제 1 인버터의 동작을 제어하며, 상기 제 1 이벤트 신호 및 상기 제 2 이벤트 신호가 각기 입력된 후 순차적으로 위치한 제 1 인버터들의 출력값들이 00 또는 11이 획득되면 00 또는 11에 대응하는 제 1 인버터까지의 상기 제 1 인버터들의 지연 시간(δ1)과 상기 제 2 인버터들의 지연 시간(δ2)의 차이가 상기 이벤트 시간((δ1-δ2)×n)인 것을 특징으로 하는 이벤트 시간 측정 회로
|
| 4 |
4
제2항에 있어서, 상기 제 1 인버터의 지연 시간이 상기 제 2 인버터의 지연 시간보다 크며,상기 이벤트 시간 측정 회로는,상기 키퍼 회로들과 연결된 쉬프트 레지스터를 더 포함하는 것을 특징으로 하는 이벤트 시간 측정 회로
|
| 5 |
5
상호 직렬로 연결된 복수의 제 1 인버터들; 및상호 직렬로 연결된 복수의 제 2 인버터들을 포함하되,상기 제 1 인버터들 중 적어도 하나는 3상 인버터이며, 상기 제 1 인버터들의 출력들을 검출하여 이벤트들 사이의 시간인 이벤트 시간을 측정하는 이벤트 시간 측정 회로
|
| 6 |
6
제5항에 있어서, 상기 이벤트 시간 측정 회로는,상기 제 1 인버터의 출력단들에 연결된 키퍼 회로들을 더 포함하되,상기 이벤트 시간 측정 회로는 버니어 딜레이 라인 셀이고, 상기 제 1 인버터의 지연 시간은 상기 제 2 인버터의 지연 시간보다 크며, 상기 제 2 인버터의 출력은 대응하는 제 1 인버터로 입력되어 상기 제 1 인버터의 동작을 제어하는 것을 특징으로 하는 이벤트 시간 측정 회로
|
| 7 |
7
상호 직렬로 연결된 복수의 제 1 버퍼들; 및상호 직렬로 연결된 복수의 제 2 버퍼들을 포함하되,상기 제 1 버퍼들 중 적어도 하나는 3상 버퍼이며, 상기 제 2 버퍼의 출력은 대응하는 제 1 버퍼로 입력되어 상기 제 1 버퍼의 동작을 제어하는 것을 특징으로 하는 이벤트 시간 측정 회로
|
| 8 |
8
제7항에 있어서, 상기 이벤트 시간 측정 회로는,상기 제 1 버퍼의 출력단들에 연결된 키퍼 회로들을 더 포함하되,상기 이벤트 시간 측정 회로는 버니어 딜레이 라인 셀이고, 상기 제 1 버퍼의 지연 시간은 상기 제 2 버퍼의 지연 시간보다 큰 것을 특징으로 하는 이벤트 시간 측정 회로
|
