맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

에지컴바이너, 이를 이용한 주파수 체배기 및 주파수 체배방법

  • 기술번호 : KST2014040207
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 에지컴바이너의 구조 및 이를 이용한 주파수 체배기, 주파수 체배방법에 관한 것이다. 본 발명의 일실시예에 따른 에지컴바이너는 NMOS 패스게이트, 인버터 및 차단 PMOS 트랜지스터로 구성되는 별도의 제어부를 이용하여 차동 캐스코드 전압 스위치 로직의 PMOS 트랜지스터의 턴오프(turn-off) 동작을 제어함으로써, 고속 동작이 가능하게 하여, 주파수 체배기의 성능을 향상시킬 수 있다.
Int. CL H03K 5/12 (2006.01) H03L 7/081 (2006.01) H03K 5/156 (2006.01)
CPC
출원번호/일자 1020110011142 (2011.02.08)
출원인 연세대학교 산학협력단
등록번호/일자 10-1208026-0000 (2012.11.28)
공개번호/일자 10-2012-0090618 (2012.08.17) 문서열기
공고번호/일자 (20121204) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2011.02.08)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 정성욱 대한민국 서울특별시 서대문구
2 류경호 대한민국 서울특별시 강남구
3 정동훈 대한민국 서울특별시 성동구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 오세준 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)(특허법인 고려)
2 권혁수 대한민국 서울특별시 강남구 언주로 ***, *층(삼일빌딩, 역삼동)(KS고려국제특허법률사무소)
3 송윤호 대한민국 서울특별시 강남구 언주로 *** (역삼동) *층(삼일빌딩)(케이에스고려국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 서울특별시 서대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2011.02.08 수리 (Accepted) 1-1-2011-0089889-31
2 선행기술조사의뢰서
Request for Prior Art Search		 2011.09.27 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2011.10.18 수리 (Accepted) 9-1-2011-0082790-66
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2011.12.15 수리 (Accepted) 4-1-2011-5252006-10
5 의견제출통지서
Notification of reason for refusal		 2012.02.21 발송처리완료 (Completion of Transmission) 9-5-2012-0100115-18
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2012.04.23 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-0322932-08
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2012.04.23 수리 (Accepted) 1-1-2012-0322931-52
8 최후의견제출통지서
Notification of reason for final refusal		 2012.09.26 발송처리완료 (Completion of Transmission) 9-5-2012-0575848-73
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2012.10.10 보정승인 (Acceptance of amendment) 1-1-2012-0822669-88
10 등록결정서
Decision to grant		 2012.11.20 발송처리완료 (Completion of Transmission) 9-5-2012-0702405-18
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.04.24 수리 (Accepted) 4-1-2013-5062749-37
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.06.24 수리 (Accepted) 4-1-2013-5088566-87
13 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.03.14 불수리 (Non-acceptance) 1-1-2014-0247968-16
14 서류반려이유통지서
Notice of Reason for Return of Document		 2014.03.19 발송처리완료 (Completion of Transmission) 1-5-2014-0047654-43
15 [반려요청]서류반려요청(반환신청)서
[Request for Return] Request for Return of Document		 2014.03.21 수리 (Accepted) 1-1-2014-0271166-24
16 서류반려통지서
Notice for Return of Document		 2014.03.24 발송처리완료 (Completion of Transmission) 1-5-2014-0049839-39
17 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.09.25 수리 (Accepted) 4-1-2014-5114224-78
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
펄스 발생기로부터 생성된 펄스를 이용하여 상승 에지 및 하강 에지를 생성하는 에지컴바이너에 있어서, 차동 캐스코드 전압 스위치 로직(Differential Cascode Voltage Switch Logic, DCVSL)을 포함하되, 상기 차동 캐스코드 전압 스위치 로직의 제1PMOS 트랜지스터 및 제2PMOS 트랜지스터의 턴오프(turn-off)동작을 각각 제어하여 고속 동작이 가능하도록 하는 제1제어부 및 제2제어부를 포함하는 제1신호출력부; 및상기 제1신호출력부의 출력신호마다 토글링하여 신호의 듀티 비를 조절하는 제2신호출력부; 를 포함하고,상기 제1제어부는 상기 차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력신호를 이용하여 상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력신호를 제1PMOS 트랜지스터의 제어신호로 선택적으로 입력하여 턴오프 동작을 제어하고,상기 제2제어부는 상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력신호를 이용하여 상기 차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력신호를 제2PMOS 트랜지스터의 제어신호로 선택적으로 입력하여 턴오프 동작을 제어하는 것을 특징으로 하는 에지컴바이너
2 2
펄스 발생기로부터 생성된 펄스를 이용하여 상승 에지 및 하강 에지를 생성하는 에지컴바이너에 있어서, 차동 캐스코드 전압 스위치 로직(Differential Cascode Voltage Switch Logic, DCVSL)을 포함하되, 상기 차동 캐스코드 전압 스위치 로직의 제1PMOS 트랜지스터 및 제2PMOS 트랜지스터의 턴오프(turn-off)동작을 각각 제어하여 고속 동작이 가능하도록 하는 제1제어부 및 제2제어부를 포함하는 제1신호출력부; 및상기 제1신호출력부의 출력신호마다 토글링하여 신호의 듀티 비를 조절하는 제2신호출력부; 를 포함하고상기 제1제어부는 상기 차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력단에 입력단이 연결되는 제1인버터; 상기 제1인버터의 출력단과 각각 연결되는 제1NMOS 패스게이트(passgate) 및 제1 차단 PMOS 트랜지스터를 포함하되, 상기 제1NMOS 패스게이트 및 제1차단 PMOS 트랜지스터의 드레인 단자는 상기 제1PMOS 트랜지스터에 연결되며,상기 제2제어부는 상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력단에 입력단이 연결되는 제2인버터;상기 제2인버터의 출력단과 각각 연결되는 제2NMOS 패스게이트(passgate) 및제2 차단 PMOS 트랜지스터를 포함하되, 상기 제2NMOS 패스게이트 및 제2차단 PMOS 트랜지스터의 드레인 단자는 상기 제2PMOS 트랜지스터에 연결되는 것을 특징으로 하는 에지컴바이너
3 3
제 2 항에 있어서, 상기 반전신호 출력부는 2n(n은 0이상의 정수) 번째 펄스신호를 게이트 단자로 각각 입력받는 복수의 NMOS 트랜지스터를 포함하고, 상기 비반전신호 출력부는 2n+1(n은 0이상의 정수) 번째 펄스신호를 게이트 단자로 각각 입력받는 복수의 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 에지컴바이너
4 4
제 3 항에 있어서, 상기 제1제어부는 상기 비반전신호 출력부의 복수의 NMOS 트랜지스터의 드레인 단자를 연결한 노드가 충전되고, 상기 비반전신호 출력부의 복수의 NMOS 트랜지스터가 각각 2n+1(n은 0이상의 정수)번째 펄스 신호를 게이트 단자로 입력받기 전에 상기 제1PMOS 트랜지스터의 동작을 턴오프(turn-off) 시키며,상기 제2제어부는 상기 반전신호 출력부의 복수의 NMOS 트랜지스터의 드레인 단자를 연결한 노드가 충전되고, 상기 반전신호 출력부의 복수의 NMOS 트랜지스터가 각각 2n(n은 1이상의 정수)번째 펄스 신호를 게이트 단자로 입력받기 전에 상기 제1PMOS 트랜지스터의 동작을 턴오프(turn-off) 시키는 것을 특징으로 에지컴바이너
5 5
펄스 발생기로부터 생성된 펄스를 이용하여 상승 에지 및 하강 에지를 생성하는 에지컴바이너에 있어서,차동 캐스코드 전압 스위치 로직(Differential Cascode Voltage Switch Logic, DCVSL)을 포함하되, 상기 차동 캐스코드 전압 스위치 로직의 제1PMOS 트랜지스터 및 제2PMOS 트랜지스터의 턴오프(turn-off) 동작을 각각 제어하여 고속 동작이 가능하도록 하는 제1제어부 및 제2제어부를 포함하는 제1신호출력부; 및상기 제1신호출력부의 출력신호마다 토글링하여 신호의 듀티 비를 조절하는 제2신호출력부를 포함하고,상기 제2신호출력부는상기 제2제어부의 제2인버터의 출력 신호를 게이트 단자로 입력받는 제3PMOS 트랜지스터; 및상기 제1제어부의 제1인버터의 출력 신호를 게이트 단자로 입력받는 제3NMOS 트랜지스터;를 포함하는 에지컴바이너
6 6
제 5 항에 있어서, 상기 제2신호출력부는 상기 제1신호출력부의 출력신호마다 토글링하여 신호의 듀티 비를 50%로 하는 것을 특징으로 하는 에지컴바이너
7 7
복수 개의 지연셀을 가지는 전압제어지연선을 포함하며, 소정의 입력클럭신호를 소정시간 순차적으로 지연시켜 복수 개의 전압제어지연신호를 출력하는 지연 고정 루프; 상기 지연고정루프의 전압제어지연선의 각 출력신호를 입력받아 펄스를 생성하는 펄스 발생기; 및차동 캐스코드 전압 스위치 로직(differential cascode voltage switch logic, DCVSL)을 포함하되, 상기 차동 캐스코드 전압 스위치 로직의 제1PMOS 트랜지스터 및 제2PMOS 트랜지스터의 턴오프(turn-off)동작을 제어하여 고속 동작이 가능하도록 하는 제1제어부 및 제2제어부를 포함하는 제1신호출력부와 상기 제1신호출력부의 출력신호마다 토글링하여 출력신호의 듀티 비를 50%로 하는 제2신호출력부를 포함하고상기 제1제어부는 상기 차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력신호를 이용하여 상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력신호를 제1PMOS 트랜지스터의 제어신호로 선택적으로 입력하여 턴오프 동작을 제어하고,상기 제2제어부는 상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력신호를 이용하여 상기 차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력신호를 제2PMOS 트랜지스터의 제어신호로 선택적으로 입력하여 턴오프 동작을 제어하는 것을 특징으로 하는 에지컴바이너를 포함하는 주파수 체배기
8 8
복수 개의 지연셀을 가지는 전압제어지연선을 포함하며, 소정의 입력클럭신호를 소정시간 순차적으로 지연시켜 복수 개의 전압제어지연신호를 출력하는 지연 고정 루프; 상기 지연고정루프의 전압제어지연선의 각 출력신호를 입력받아 펄스를 생성하는 펄스 발생기; 및차동 캐스코드 전압 스위치 로직(differential cascode voltage switch logic, DCVSL)을 포함하되, 상기 차동 캐스코드 전압 스위치 로직의 제1PMOS 트랜지스터 및 제2PMOS 트랜지스터의 턴오프(turn-off)동작을 제어하여 고속 동작이 가능하도록 하는 제1제어부 및 제2제어부를 포함하는 제1신호출력부와 상기 제1신호출력부의 출력신호마다 토글링하여 출력신호의 듀티 비를 50%로 하는 제2신호출력부를 포함하고상기 제1제어부는 상기 차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력단에 입력단이 연결되는 제1인버터; 상기 제1인버터의 출력단과 각각 연결되는 제1NMOS 패스게이트(passgate) 및 제1차단 PMOS 트랜지스터를 포함하되, 상기 제1NMOS 패스게이트 및 제1차단 PMOS 트랜지스터의 드레인 단자는 상기 제1PMOS 트랜지스터에 연결되며,상기 제2제어부는 상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력단에 입력단이 연결되는 제2인버터;상기 제2인버터의 출력단과 각각 연결되는 제2NMOS 패스게이트(passgate) 및제2차단 PMOS 트랜지스터를 포함하되, 상기 제2NMOS 패스게이트 및 제2 차단 PMOS 트랜지스터의 드레인 단자는 상기 제2PMOS 트랜지스터에 연결되는 것을 특징으로 하는 주파수 체배기
9 9
복수 개의 지연셀을 가지는 전압제어지연선을 포함하고, 소정의 입력클럭신호를 소정시간 지연시켜 복수 개의 전압제어지연신호를 출력하는 단계;지연고정루프의 각 지연셀의 출력신호를 입력받아 펄스를 생성하는 단계; 및상기 펄스를 이용하여 체배된 출력신호를 발생시키는 단계; 를 포함하되,상기 체배된 출력신호를 발생시키는 단계는차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력신호를 이용하여 상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력신호를 제1PMOS 트랜지스터의 제어신호로 선택적으로 입력하여 턴오프 동작을 제어하는 제1제어부; 및상기 차동 캐스코드 전압 스위치 로직의 반전신호 출력부의 출력신호를 이용하여 상기 차동 캐스코드 전압 스위치 로직의 비반전신호 출력부의 출력신호를 제2PMOS 트랜지스터의 제어신호로 선택적으로 입력하여 턴오프 동작을 제어하는 제2제어부; 의 동작을 통해 상기 차동 캐스코드 전압 스위치 로직의 제1PMOS 트랜지스터 및 제2PMOS 트랜지스터의 턴오프(turn-off)동작을 각각 제어하는 제1출력신호 생성단계; 및상기 제1출력신호 생성단계의 출력신호마다 토글링(toggling)하여 출력신호의 듀티 비를 50%로 하는 제2출력신호 생성단계; 를 더 포함하는 것을 특징으로 하는 주파수 체배방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 WO2012108576 WO 세계지적재산권기구(WIPO) FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 WO2012108576 WO 세계지적재산권기구(WIPO) DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 연세대학교 산학협력단 BK21 TMS 정보기술 사업단