| 1 |
1
암호화 알고리즘을 수행하는 암호화 모듈; 및외부 전원으로부터 전하를 공급 받아서 상기 암호화 모듈로 전하를 전달하되, 상기 암호화 모듈과 상기 외부 전원 사이의 전류 경로 (current path)를 차단하여 상기 암호화 모듈로 전하를 전달하는 제어 모듈을 포함하고,상기 암호화 모듈은 상기 외부 전원의 그라운드 노드와 상이한 별도의 그라운드 노드에 연결되는, 암호화 장치
|
| 2 |
2
제 1항에 있어서,상기 제어 모듈은상기 암호화 알고리즘이 수행되는 동안, 상기 외부 전원과 상기 암호화 모듈 사이를 전기적으로 차단하는, 암호화 장치
|
| 3 |
3
제1항에 있어서, 상기 제어 모듈은,전하를 저장하였다가 상기 암호화 모듈로 공급하는 전하 저장부를 포함하는, 암호화 장치
|
| 4 |
4
삭제
|
| 5 |
5
제3항에 있어서, 상기 전하 저장부는,전하를 저장할 수 있는 커패시터를 포함하는, 암호화 장치
|
| 6 |
6
제5항에 있어서, 상기 제어 모듈은,상기 암호화 알고리즘이 수행되기에 앞선 시간 구간에 대응하는 제1 상태에서, 상기 외부 전원으로부터 전원을 공급 받아 상기 전하 저장부로 전달하여, 상기 커패시터를 충전하는 제1 전하 전달부를 더 포함하는, 암호화 장치
|
| 7 |
7
암호화 알고리즘을 수행하는 암호화 모듈; 및외부 전원으로부터 전하를 공급 받아서 상기 암호화 모듈로 전하를 전달하되, 상기 암호화 모듈과 상기 외부 전원 사이의 전류 경로 (current path)를 차단하여 상기 암호화 모듈로 전하를 전달하는 제어 모듈을 포함하고,상기 제어 모듈은, 전하를 저장하였다가 상기 암호화 모듈로 공급하는 전하 저장부를 포함하고, 상기 전하 저장부는 전하를 저장할 수 있는 커패시터를 포함하고,상기 제어 모듈은, 상기 암호화 알고리즘이 수행되기에 앞선 시간 구간에서, 상기 외부 전원으로부터 전원을 공급 받아 상기 전하 저장부로 전달하여 상기 커패시터를 충전하는 전하 전달부를 더 포함하고,상기 전하 전달부는,상기 외부 전원의 양극 노드인 VDD 노드와 상기 커패시터의 제1 단자 사이를 단락하거나 개방하는 제1 스위치; 및상기 제1 스위치와 동시에 트리거되어 상기 외부 전원의 그라운드 노드인 GND와 상기 커패시터의 제2 단자 사이를 단락하거나 개방하는 제2 스위치를 포함하는, 암호화 장치
|
| 8 |
8
제5항에 있어서, 상기 제어 모듈은,상기 암호화 알고리즘이 수행되는 시간 구간에 대응하는 제2 상태에서, 상기 전하 저장부로부터 전하를 공급 받아서 상기 암호화 모듈로 전달하는 제2 전하 전달부를 더 포함하는, 암호화 장치
|
| 9 |
9
암호화 알고리즘을 수행하는 암호화 모듈; 및외부 전원으로부터 전하를 공급 받아서 상기 암호화 모듈로 전하를 전달하되, 상기 암호화 모듈과 상기 외부 전원 사이의 전류 경로 (current path)를 차단하여 상기 암호화 모듈로 전하를 전달하는 제어 모듈을 포함하고,상기 제어 모듈은, 전하를 저장하였다가 상기 암호화 모듈로 공급하는 전하 저장부를 포함하고, 상기 전하 저장부는 전하를 저장할 수 있는 커패시터를 포함하고,상기 제어 모듈은, 상기 암호화 알고리즘이 수행되는 시간 구간에서, 상기 전하 저장부로부터 전하를 공급 받아서 상기 암호화 모듈로 전달하는 전하 전달부를 더 포함하고,상기 전하 전달부는,상기 커패시터의 제1 단자와 상기 암호화 모듈의 제1 단자 사이를 단락하거나 개방하는 제3 스위치; 및상기 제3 스위치와 동시에 트리거되어 상기 커패시터의 제2 단자와 상기 암호화 모듈의 제2 단자 사이를 단락하거나 개방하는 제4 스위치를 포함하는, 암호화 장치
|
| 10 |
10
암호화 알고리즘을 수행하는 암호화 모듈; 및외부 전원으로부터 전하를 공급 받아서 상기 암호화 모듈로 전하를 전달하되, 상기 암호화 모듈과 상기 외부 전원 사이의 전류 경로 (current path)를 차단하여 상기 암호화 모듈로 전하를 전달하는 제어 모듈을 포함하고,상기 전하 저장부는, 전하를 저장할 수 있는 커패시터; 및상기 암호화 알고리즘이 수행된 후의 시간 구간에에서 닫혀서 상기 전하 저장부에 포함되는 상기 커패시터를 방전하는 제5 스위치를 포함하는, 암호화 장치
|
| 11 |
11
암호화 알고리즘을 수행하는 암호화 모듈;상기 암호화 알고리즘이 수행되기 전의 시간 구간에 대응하는 제1 상태에서 외부의 전원으로부터 전원을 공급 받는 제1 전하 전달부;상기 제1 상태에서 상기 제1 전하 전달부가 공급 받아서 전달한 전하를 저장하는 전하 저장부; 및상기 암호화 알고리즘이 수행되는 시간 구간에 대응하는 제2 상태에서 상기 전하 저장부에 저장된 전하를 상기 암호화 모듈로 전달하는 제2 전하 전달부를 포함하고,상기 제2 상태에서 상기 제1 전하 전달부는 상기 암호화 모듈의 그라운드 단자를 상기 외부 전원의 그라운드 단자와 연결되지 않도록 연결을 차단하는, 암호화 장치
|
| 12 |
12
제11항에 있어서, 상기 전하 저장부는,상기 제1 전하 전달부가 전달한 전하를 저장하는 커패시터; 및상기 암호화 알고리즘이 수행된 후의 시간 구간에 대응하며, 상기 암호화 알고리즘에 후행하는 별도의 암호화 알고리즘이 수행되기 전의 시간 구간에 대응하는 제3 상태에서, 상기 커패시터의 양 단자를 단락하여 상기 커패시터를 방전시키는 스위치를 포함하는, 암호화 장치
|
| 13 |
13
암호화 알고리즘을 수행하는 암호화 모듈을 포함하는 암호화 장치의 동작 방법에 있어서,상기 암호화 알고리즘이 수행되기 전의 시간 구간에 대응하는 제1 상태에서, 상기 암호화 장치에 포함된 제1 전하 전달부가, 외부의 전원으로부터 전원을 공급 받아서 상기 암호화 장치에 포함된 전하 저장부에 저장하는 단계;상기 암호화 알고리즘이 수행되는 시간 구간에 대응하는 제2 상태에서, 상기 암호화 장치에 포함된 제2 전하 전달부가, 상기 전하 저장부에 저장된 전하를 상기 암호화 모듈로 전달하고, 상기 암호화 모듈이 상기 암호화 알고리즘을 수행하는 단계; 및상기 암호화 알고리즘이 수행된 후의 시간 구간에 대응하는 제3 상태에서, 상기 전하 저장부가, 상기 전하 저장부 내부에 포함되어 전하를 저장하였던 전하 저장 소자를 방전하는 단계를 포함하는, 암호화 장치의 동작 방법
|
