| 1 |
1
회로 모델 축소 해석 방법에 있어서,
독립 전류원 및 노드 상태를 가지는 회로 네트 리스트를 포함하여 원래 회로 구성에 관한 정보를 입력하는 단계;
제거될 노드를 선택하는 단계;
선택된 노드를 제거하고, 축소 회로를 생성하는 단계;
축소 회로의 중간 데이터로부터 축소된 회로 네트 리스트를 후처리하는 단계를 포함하며,
상기 독립 전류원 및 노드 상태를 가지는 회로 네트 리스트를 포함하여 원래 회로 구성에 관한 정보를 입력하는 단계와 상기 제거될 노드를 선택하는 단계의 사이에 독립 전류원을 구비한 회로 네트 리스트를 전처리하는 단계를 더 포함하며,
상기 전처리 단계는 오차 제어 및 높은 축소비를 위해 회로 네트리스트를 전처리하는 것을 더 포함하며, 상기 전처리 단계는 독립 전류원 및 노드 정보를 가지는 RC 네트 리스트의 입력 처리를 더 포함하는 것을 특징으로 하는 회로 모델 축소 해석 방법
|
| 2 |
2
회로 모델 축소 해석 방법에 있어서,
독립 전류원 및 노드 상태를 가지는 회로 네트 리스트를 포함하여 원래 회로 구성에 관한 정보를 입력하는 단계;
제거될 노드를 선택하는 단계;
선택된 노드를 제거하고, 축소 회로를 생성하는 단계;
축소 회로의 중간 데이터로부터 축소된 회로 네트 리스트를 후처리하는 단계를 포함하며,
상기 독립 전류원 및 노드 상태를 가지는 회로 네트 리스트를 포함하여 원래 회로 구성에 관한 정보를 입력하는 단계와 상기 제거될 노드를 선택하는 단계의 사이에 독립 전류원을 구비한 회로 네트 리스트를 전처리하는 단계를 더 포함하며,
상기 전처리 단계는 오차 제어 및 높은 축소비를 위해 회로 네트리스트를 전처리하는 것을 더 포함하며, 상기 전처리 단계는 주어진 시간 스텝에 대한 커패시턴스의 유효한 컨덕턴스의 계산을 더 포함하는 것을 특징으로 하는 회로 모델 축소 해석 방법
|
| 3 |
3
회로 모델 축소 해석 방법에 있어서,
독립 전류원 및 노드 상태를 가지는 회로 네트 리스트를 포함하여 원래 회로 구성에 관한 정보를 입력하는 단계;
제거될 노드를 선택하는 단계;
선택된 노드를 제거하고, 축소 회로를 생성하는 단계;
축소 회로의 중간 데이터로부터 축소된 회로 네트 리스트를 후처리하는 단계를 포함하며,
상기 독립 전류원 및 노드 상태를 가지는 회로 네트 리스트를 포함하여 원래 회로 구성에 관한 정보를 입력하는 단계와 상기 제거될 노드를 선택하는 단계의 사이에 독립 전류원을 구비한 회로 네트 리스트를 전처리하는 단계를 더 포함하며,
상기 전처리 단계는 오차 제어 및 높은 축소비를 위해 회로 네트리스트를 전처리하는 것을 더 포함하며, 상기 전처리 단계는 회로내 노드의 저항의 계산을 더 포함하는 것을 특징으로 하는 회로 모델 축소 해석 방법
|
| 4 |
4
제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 노드 선택 단계는 저항 순서에 의해 노드를 소트하는 것을 더 포함하는 것을 특징으로 하는 회로 모델 축소 해석 방법
|
| 5 |
5
제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 노드 선택 단계는 커패시턴스의 인덕턴스 값과 노드의 인덕턴스의 합을 비교하는 것에 의해 노드의 제거를 결정하는 것을 더 포함하는 것을 특징으로 하는 회로 모델 축소 해석 방법
|
| 6 |
6
제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 노드 제거 단계는 제거된 노드에 인접한 각 노드들 사이에 저항을 생성하는 것을 더 포함하는 것을 특징으로 하는 회로 모델 축소 해석 방법
|
| 7 |
7
제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 노드 제거 단계는 제거된 노드에 인접한 각 노드로의 접지된 커패시턴스를 생성하는 것을 더 포함하는 것을 특징으로 하는 회로 모델 축소 해석 방법
|
| 8 |
8
제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 노드 제거 단계는 제거된 노드에 인접한 각 노드로의 독립 전류원을 생성하는 것을 더 포함하는 것을 특징으로 하는 회로 모델 축소 해석 방법
|
