| 1 |
1
제 1 증폭기와,
상기 제 1 증폭기와 병렬로 연결되는 제 2 증폭기와,
상기 제 1 증폭기의 입력 정합 회로와 입력 전력이 인가되는 입력 노드 사이에 위치하는 지연 보상 회로를 포함하며,
상기 입력 전력은, 상기 제 1, 2 증폭기의 입력 임피던스 크기에 따라 상기 입력 노드를 통해 분배되어 상기 제 1, 2 증폭기에 인가되고,
상기 제 1 증폭기의 입력 임피던스와 상기 제 2 증폭기의 입력 임피던스는 상기 입력 전력의 입력 분배 정도와 비대칭 입력 분배선에 따라서 정합되는 것을 특징으로 하는 전력 증폭 장치
|
| 2 |
2
제 1 항에 있어서,
상기 지연 보상 회로는, λ/4 트랜스포머의 특성을 갖는 π-네트워크, T-네트워크, LC 네트워크 또는 마이크로 스트립 라인으로 구현한
전력 증폭 장치
|
| 3 |
3
제 2 항에 있어서,
상기 π-네트워크는,
상기 제 1 증폭기의 입력 정합 회로와 직렬로 연결되는 인덕터와,
상기 인덕터의 일단과 상기 제 1 증폭기의 입력 정합 회로 사이에 일단이 연결되며, 타단이 접지되는 제 1 캐시피터와,
상기 인덕터의 타단과 상기 입력 노드 사이에 일단이 연결되며, 타딘이 접지되는 제 2 캐패시터로 구성된
전력 증폭 장치
|
| 4 |
4
제 2 항에 있어서,
상기 T-네트워크는,
상기 입력 노드와 상기 제 1 증폭기의 입력 정합 회로 사이에 직렬 연결된 두 개의 인덕터와,
상기 두 개의 인덕터 사이에 일단이 연결되며, 타단이 접지되는 캐패시터로 구성된
전력 증폭 장치
|
| 5 |
5
삭제
|
| 6 |
6
제 1 항에 있어서,
상기 제 1 증폭기의 출력단에 연결되며, class-AB/F 증폭기의 class-AB 모드 증폭기로 구현된 제 1 출력 정합 회로과,
상기 제 2 증폭기의 출력단에 연결되며, 상기 class-AB/F 증폭기의 class-F 모드 증폭기로 구현된 제 2 출력 정합 회로를 포함하는
전력 증폭 장치
|
| 7 |
7
제 6 항에 있어서,
상기 제 1, 2 출력 정합회로는, 3차 고조파 제어 회로 및 2차 고조파 제어 회로를 포함하는 회로로 구현한
전력 증폭 장치
|
| 8 |
8
제 7 항에 있어서,
상기 3차 고조파 제어 회로는,
상기 제 1, 2 증폭기에 바이어스를 인가하기 위한 본딩 와이어 또는 인덕터와,
상기 제 1, 2 증폭기의 소자 기생 캐패시터와,
상기 2차 고조파 제어 회로에 의한 캐패시터 성분과,
상기 2차 고조파 제어 회로와 병렬로 연결되며, 병렬로 연결된 인덕터와 캐패시터로 구성된 병렬부를 포함한
전력 증폭 장치
|
| 9 |
9
제 8 항에 있어서,
상기 병렬부의 인덕터는 슬랩 인덕터를 이용하며, 상기 병렬부의 캐패시터는 MIM 캐패시터를 이용하여 구현한
전력 증폭 장치
|
| 10 |
10
제 7 항에 있어서,
상기 2차 고조파 제어 회로는, 본딩 와이어 또는 인덕터와 캐패시터를 직렬 연결하여 구현한
전력 증폭 장치
|
| 11 |
11
제 1 항에 있어서,
상기 제 2 증폭기의 제 2 출력 정합 회로에 연결되는 지연 회로를 더 포함한
전력 증폭 장치
|
| 12 |
12
제 11 항에 있어서,
상기 지연 회로는, π-네트워크, T-네트워크 또는 마이크로 스트립 라인으로 구현한
전력 증폭 장치
|
