1 |
1
고속 시리얼 통신을 위한 스퀄치 감지 회로에 있어서,
신호 라인을 통해 입력되는 신호를 인가 받아 일정한 크기의 전위 레벨로 시프트 시키는 입력레벨 쉬프터;
상기 입력레벨 쉬프터에서 출력된 신호를 인가 받아 비교하여 데이터 신호가 노이즈 또는 신호 성분인지를 판별하는 비교기; 및
상기 입력레벨 쉬프터에서 출력된 신호를 인가 받아 단일 신호로 변환한 후 탄성버퍼의 리셋 신호를 생성하도록 하는 리셋신호발생부를 포함하는 것을 특징으로 하는 스퀄치 감지 회로
|
2 |
2
제 1항에 있어서, 상기 입력레벨 쉬프터는,
제1 입력 신호(D+) 및 제2 입력 신호(D-)를 인가 받아 일정한 크기의 전위 레벨로 시프트 하여 제1 출력 신호 (D+') 및 제2 출력 신호(D-')를 발생시키는 제1 입력레벨 쉬프터; 및
제1 비교 입력신호(Ref+) 및 제2 비교 입력신호(Ref-)를 인가 받아 일정한 크기의 전위 레벨로 시프트 하여 제1 비교 출력신호(Ref+') 및 제2 비교 출력신호(Ref-')를 발생시키는 제2 입력레벨 쉬프터를 포함하는 것을 특징으로 하는 스퀄치 감지 회로
|
3 |
3
제 2항에 있어서, 상기 입력레벨 쉬프터는,
전원전압(VDD)와 접지전압(VSS) 사이에 복수개의 PMOS 트랜지스터로 MP1, MP2, MP3 및 CMOS 스위치를 구비하되,
상기 MP2는 전류 소스원으로 작동되며, 상기 MP2의 소스(S) 단자가 전원전압(VDD)과 연결되며, 상기 MP2의 게이트(G) 단자는 인에이블(enable) 신호를 인가하는 상기 MP3의 드레인(D) 단자 및 바이어스(bias) 전압을 인가하는 상기 CMOS 스위치의 출력단과 연결된 것을 특징으로 하는 스퀄치 감지 회로
|
4 |
4
제 3항에 있어서, 상기 CMOS 스위치는,
1개의 PMOS와 1개의 NMOS를 구비하되, 상기 PMOS의 소스(S), 드레인(D) 단자 각각은 상기 NMOS의 드레인(D), 소스(S) 단자와 연결된 구조를 갖는 것을 특징으로 하는 스퀄치 감지 회로
|
5 |
5
제 3항에 있어서,
서스펜드 모드(suspend mode)의 경우 상기 인에이블(Enable) 신호를 '0'으로 하여 상기 CMOS 스위치를 턴 오프(turn off), 상기 MP3을 턴 온(turn on) 되도록 동작하도록 하는 것을 특징으로 하는 스퀄치 감지 회로
|
6 |
6
제 1항에 있어서, 상기 비교기는,
상기 입력레벨 쉬프터를 제1 구성하는 제1 입력레벨 쉬프터의 제1 출력 신호 (D+') 및 제2 출력 신호(D-') 각각을 입력받는 제1 입력단 ; 및
상기 입력레벨 쉬프터를 제2 구성하는 제2 입력레벨 쉬프터의 제1 비교 출력신호(Ref+') 및 제2 비교 출력신호(Ref-') 각각을 입력받는 제2 입력단을 구비하며,
상기 제1 출력 신호 (D+') 및 상기 제2 출력 신호(D-')의 전류의 합과 상기 제1 비교 출력신호(Ref+') 및 상기 제2 비교 출력신호(Ref-')의 전류의 합을 비교하여 스퀄치를 감지하는 것을 특징으로 하는 스퀄치 감지 회로
|
7 |
7
제 6항에 있어서, 상기 비교기는,
상기 제1 출력 신호 (D+') 및 상기 제2 출력 신호(D-')의 전류의 합이 상기 제1 비교 출력신호(Ref+') 및 상기 제2 비교 출력신호(Ref-')의 전류의 합보다 작은 경우 스퀄치 신호를 생성하여 스퀄치를 감지하는 것을 특징으로 하는 스퀄치 감지 회로
|
8 |
8
제 1항에 있어서, 상기 리셋신호발생부는,
상기 입력레벨쉬프터에서 출력되는 차동 신호를 인가 받아 단일신호로 변환하는 신호변환탐지기 및 상기 신호변환탐지기에서 출력되는 신호를 카운트하여 탄성버퍼의 리셋 값을 발생시키도록 하는 계수기를 구비하는 것을 특징으로 하는 스퀄치 감지 회로
|
9 |
9
제 8항에 있어서, 상기 신호변환탐지기는,
상기 입력레벨 쉬프터를 제1 구성하는 제1 입력레벨 쉬프터에서 출력된 제1 출력 신호 (D+') 및 제2 출력 신호(D-')를 각각 제1 입력단(ln+) 및 제2 입력단(ln-)에 차동 입력받아 단일(single) 신호로 변환하는 증폭기;
상기 단일(single) 신호를 인가 받아 시간에 대해 지연된 값을 갖는 지연 신호를 발생시키는 지연단; 및
상기 단일신호 및 상기 지연신호를 인가받아 XOR 논리 연산을 하는 XOR 논리회로를 구비하는 것을 특징으로 하는 스퀄치 감지 회로
|
10 |
10
제 8항에 있어서, 상기 계수기는,
최초의 클럭을 내부회로의 클록으로 사용하고 다음 단의 클럭은 이전 단의 출력으로 하는 카운터 형태를 갖는 D형-플립플롭(D-FF)을 사용하는 것을 특징으로 하는 스퀄치 감지 회로
|
11 |
11
제 10항에 있어서, 상기 계수기는,
상기 신호변환탐지기의 출력이 신호의 변화가 없을 경우, 상기 계수기의 리셋(RESET)을 '0'으로 하고, 클럭을 카운트하여 일정시간 이후에 스퀄치 신호 및 탄성버퍼를 초기화시키도록 하는 리셋(Reset) 신호를 발생 시키는 것을 특징으로 하는 스퀄치 감지 회로
|
12 |
12
제 11항에 있어서, 상기 스퀄치 신호는,
상기 비교기에서 생성된 스퀄치 신호의 논리값 '1' 및 상기 계수기에서 출력된 탄성버퍼의 리셋(Reset) 신호의 논리 값 '1' 을 각각 인가 받아 AND 논리 연산 하는 AND 논리회로에 의해 생성되는 것을 특징으로 하는 스퀄치 감지 회로
|
13 |
13
제 10항에 있어서, 상기 계수기는,
상기 신호변환탐지기의 출력의 신호가 변화하는 경우, 클럭에 상관없이 상기 계수기의 리셋(RESET)을 '1'로 하여 계수기가 계속해서 카운트 하지 못하도록 하는 것을 특징으로 하는 스퀄치 감지 회로
|
14 |
14
제 1항에 있어서, 상기 고속 시리얼 통신은,
USB 2
|