맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

아날로그/디지털 변환기 용 저전력 저역입력 잡음 비교기 회로

  • 기술번호 : KST2014042887
  • 담당센터 : 대구기술혁신센터
  • 전화번호 : 053-550-1450
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 아날로그/디지털 변환기에 사용되는 비교기 회로에 관한 것으로서, 보다 상세하게는 신호 비교 동작에 사용되는 신호재생기법(signal regeneration)에 의해 신호의 입력단에서 발생되는 역입력(kick-back) 잡음을 현저히 감소시키고, 소모되는 전력을 효율적으로 감소시킬 수 있게 한 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로에 관한 것이다. 변환기, 비교기, 신호재생기법, 역입력 잡음
Int. CL H03M 1/12 (2006.01)
CPC
출원번호/일자 1020090039551 (2009.05.07)
출원인 포항공과대학교 산학협력단
등록번호/일자 10-1063872-0000 (2011.09.02)
공개번호/일자 10-2010-0120749 (2010.11.17) 문서열기
공고번호/일자 (20110915) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.05.07)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 포항공과대학교 산학협력단 대한민국 경상북도 포항시 남구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 배준현 대한민국 경상북도 포항시 남구
2 박홍준 대한민국 경북 포항시 남구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이철희 대한민국 서울특별시 강남구 삼성로***길 *, ***호 가디언국제특허법률사무소 (삼성동, 우경빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 포항공과대학교 산학협력단 대한민국 경상북도 포항시 남구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2009.05.07 수리 (Accepted) 1-1-2009-0273082-72
2 선행기술조사의뢰서
Request for Prior Art Search		 2010.03.09 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2010.04.15 수리 (Accepted) 9-1-2010-0023957-32
4 의견제출통지서
Notification of reason for refusal		 2011.01.19 발송처리완료 (Completion of Transmission) 9-5-2011-0034958-63
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2011.03.18 수리 (Accepted) 1-1-2011-0198480-06
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2011.03.18 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0198481-41
7 등록결정서
Decision to grant		 2011.08.31 발송처리완료 (Completion of Transmission) 9-5-2011-0494137-62
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.06.13 수리 (Accepted) 4-1-2013-0025573-58
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.02.25 수리 (Accepted) 4-1-2014-5024386-11
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.11.20 수리 (Accepted) 4-1-2019-5243581-27
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.11.22 수리 (Accepted) 4-1-2019-5245997-53
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.11.25 수리 (Accepted) 4-1-2019-5247115-68
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
차동 입력신호(INP, INN)가 게이트 단자에 인가되는 입력 트랜지스터와 바이어스 전압이 게이트 단자에 인가되는 바이어스 트랜지스터를 구비하는 차동 입력 쌍과, 상기 차동 입력 쌍과 연결되어 커런트 미러의 일측을 형성하는 피모스(PMOS) 다이오드 로드로 이루어진 입력단; 상기 커런트 미러의 타측을 형성하는 피모스(PMOS) 전류원과, 상기 피모스 전류원에 일단이 연결되고 두 인버터의 입출력을 서로 연결하여 이루어진 신호 재생 회로와, 일 단자가 상기 신호 재생 회로의 다른 일 단에 연결되고 다른 일 단자가 접지전원에 연결된 두 개의 엔모스(NMOS) 스위치를 구비하는 신호 재생단; 및 상기 신호 재생단의 출력인 제1 및 제2신호재생노드의 출력신호를 입력받는 입력부와, 상기 입력부에 인가되는 신호를 판별하여 논리신호를 생성한 후 래치로 전달하는 제1 및 제2트랜스미션 게이트를 구비하는 판별단을 포함하여 구성되는 것을 특징으로 하는 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
2 2
제1항에 있어서, 상기 입력 트랜지스터는 일 단자가 상기 피모스 다이오드 로드의 일 단자에 각각 연결되고, 다른 일 단자는 상호 연결된 공통단자를 이루면서 상기 바이어스 트랜지스터의 일 단자에 연결되는 제1 및 제2입력 트랜지스터로 구성되며; 상기 피모스 다이오드 로드는 일 단자가 자신의 게이트 단자와 연결되어 상기 제1 및 제2입력 트랜지스터의 일 단자에 각각 연결되며, 다른 일 단자는 공급전원에 연결되고, 상기 게이트 단자는 신호 재생단의 피모스 전류원(MPM3, MPM2)의 게이트 단자에 각각 연결되어 커런트 미러의 일측을 형성하는 제1 및 제2피모스 트랜지스터(MPM0, MPM1)를 포함하여 구성되는 것을 특징으로 하는 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
3 3
제2항에 있어서, 상기 피모스 전류원은, 게이트 단자가 상기 제2피모스 트랜지스터(MPM1)의 게이트 단자에 연결되고, 일 단자가 상기 신호 재생 회로를 이루는 제1재생 트랜지스터(MPR0)의 일 단자에 연결되며, 다른 일 단자가 상기 공급전원에 연결된 제1피모스 전류원(MPM2); 및 게이트 단자가 상기 제1피모스 트랜지스터(MPM0)의 게이트 단자에 연결되고, 일 단자가 상기 신호 재생 회로를 이루는 제2재생 트랜지스터(MPR1)의 일 단자에 연결되며, 다른 일 단자가 상기 공급전원에 연결된 제2피모스 전류원(MPM3)을 포함하여 구성되는 것을 특징으로 하는 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
4 4
제3항에 있어서, 상기 신호 재생 회로는, 게이트 단자에 재생 동작을 제어하는 제어신호인 상보적 클럭신호(CLKB)가 인가되고, 일 단자와 다른 일 단자가 재생 트랜지스터에 각각 연결되어 있는 재생제어 트랜지스터; 및 상기 제1 및 제2피모스 트랜지스터를 통하여 전달된 입력신호를 재생하여 신호재생노드의 출력 값으로 출력하는 재생 트랜지스터를 포함하여 구성되는 것을 특징으로 하는 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
5 5
제4항에 있어서, 상기 재생 트랜지스터는, 일 단자가 상기 제1피모스 전류원(MPM2)의 일 단자에 연결되고, 다른 일 단자가 제1신호재생노드(A)에 연결된 제1재생 트랜지스터(MPR0); 일 단자가 상기 제2피모스 전류원(MPM3)의 일 단자에 연결되고, 다른 일 단자가 제2신호재생노드(B)에 연결된 제2재생 트랜지스터(MPR1); 일 단자가 상기 제1신호재생노드(A)에 연결되고, 다른 일 단자가 제1엔모스 스위치에 연결된 제3재생 트랜지스터(MNR0); 및 일 단자가 상기 제2신호재생노드(B)에 연결되고, 다른 일 단자가 제2엔모스 스위치에 연결된 제4재생 트랜지스터(MNR1)를 포함하여 구성되는 것을 특징으로 하는 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
6 6
제5항에 있어서, 상기 제1 및 제3재생 트랜지스터(MPR0, MNR0)의 각 게이트 단자에는 상기 재생제어 트랜지스터의 일 단자가 공통으로 연결되고, 상기 제2 및 제4재생 트랜지스터(MPR1, MNR1)의 각 게이트 단자에는 상기 재생제어 트랜지스터의 다른 일 단자가 공통으로 연결되며; 상기 제1재생 트랜지스터(MPR0)의 게이트 단자는 상기 제2재생 트랜지스터(MPR1)의 일 단자에서 상기 제2신호재생노드(B)에 연결되고, 상기 제2재생 트랜지스터(MPR1)의 게이트 단자는 상기 제1재생 트랜지스터(MPR0)의 일 단자에서 상기 제1신호재생노드(A)에 연결되는 것을 특징으로 하는 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
7 7
제5항에 있어서, 상기 엔모스 스위치는, 일 단자가 상기 제3재생 트랜지스터(MNR0)의 다른 일 단자에 연결되고, 다른 일 단자가 접지전원에 연결된 제1엔모스 스위치; 및 일 단자가 상기 제4재생 트랜지스터(MNR1)의 다른 일 단자에 연결되고, 다른 일 단자가 접지전원에 연결된 제2엔모스 스위치를 포함하여 구성되며; 상기 제1 및 제2엔모스 스위치의 게이트 단자는 상호 연결되어 있고, 제어신호인 상보적 클럭신호(CLKB)가 인가되어 그 동작을 제어하도록 구성되는 것을 특징으로 하는 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
8 8
제4항 내지 제7항 중 어느 한 항에 있어서, 상기 신호 재생단은 상보적 클럭신호(CLKB)가 논리 하이인 시간 동안만 활성화되어 전력을 소모하며 입력신호를 재생하도록 구성되는 것을 특징으로 하는 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
9 9
제8항에 있어서, 상기 입력부는 게이트 단자에 상기 제1 및 제2신호재생노드(A,B)의 출력 값이 각각 입력되고, 일 단자가 트랜지스터를 통하여 상기 제1 및 제2트랜스미션 게이트에 연결되며, 다른 일 단자는 제어신호인 클럭신호(CLK)에 의해 제어되는 트랜지스터를 통하여 접지전원에 연결되며; 상기 제1트랜스미션 게이트는 게이트 단자에 제어신호인 클럭신호(CLK)가 인가되고, 일 단자가 상호 연결되며, 다른 일 단자가 공급전원에 연결된 2개의 트랜지스터로 이루어지고, 상기 두 트랜지스터의 일 단자가 상호 연결된 곳에서의 출력신호(SB)를 래치로 전송하도록 구성되며; 상기 제2트랜스미션 게이트는 게이트 단자에 제어신호인 클럭신호(CLK)가 인가되고, 일 단자가 상호 연결되며, 다른 일 단자가 공급전원에 연결된 2개의 트랜지스터로 이루어지고, 상기 두 트랜지스터의 일 단자가 상호 연결된 곳에서의 출력신호(RB)를 래치로 전송하도록 구성되는 것을 특징으로 하는 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
10 10
제9항에 있어서, 상기 판별단은 상기 제어신호인 클럭신호(CLK)가 논리 하이인 시간 동안만 활성화되어 전력을 소모하며 상기 신호 재생단에서 전송되는 신호를 판별하여 논리 신호로 변환하도록 구성되는 것을 특징으로 하는 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08188768 US 미국 FAMILY
2 US20100283511 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2010283511 US 미국 DOCDBFAMILY
2 US8188768 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.