1 |
1
전력 증폭기의 메모리 효과를 보상하기 위한 전치 왜곡 시스템에 있어서,상기 전력 증폭기로 입력되는 신호를 제 1 신호와 제 2신호로 분배하는 제 1 전력 분배기; 상기 제 2 신호를 입력 받아 복수개의 신호로 분배하여 트랜지스터로 구성된 복수개의 왜곡 발생기를 이용하여 서로 상이한 지연을 갖는 복수개의 왜곡 신호를 발생시키고 상기 복수개의 왜곡 신호를 결합시키는 제 2 경로부;상기 제 1 신호를 입력 받아 상기 제 2 경로부에서의 지연만큼 상기 제 1 신호를 지연시키는 제 1 경로부; 및상기 제 1 경로부 및 상기 제 2 경로부의 출력을 결합하는 제 1 전력 결합기를 포함하되,상기 트랜지스터로 구성된 복수개의 왜곡 발생기는 트랜지스터의 콜렉터 바이어스 전압을 조절하여 상기 복수개의 왜곡 신호의 크기를 조절하는전치 왜곡 시스템
|
2 |
2
삭제
|
3 |
3
제 1 항에 있어서,상기 제 2 경로부는, 결합된 왜곡 신호의 크기를 조절하는 가변 감쇄기; 및결합된 왜곡 신호의 위상을 조절하는 가변 위상기를 포함하는전치 왜곡 시스템
|
4 |
4
제 1 항에 있어서,상기 복수개의 왜곡 신호는 기준 지연 왜곡 신호, 상기 기준 지연 왜곡 신호보다 짧은 지연을 갖는 왜곡 신호, 및 상기 기준 지연 왜곡 신호보다 긴 지연을 갖는 왜곡 신호를 포함하는전치 왜곡 시스템
|
5 |
5
제 1 항에 있어서,상기 제 1 경로부는,상기 제 2 경로부에서의 신호 지연을 보상하기 위한 지연 선로를 포함하는전치 왜곡 시스템
|
6 |
6
제 1 항에 있어서,상기 제 2 경로부는,상기 제 2 신호를 입력 받아 상기 복수개의 신호로 분배하는 제 2 전력 분배기;상기 복수개의 신호 각각을 입력 받아 왜곡시키는 병렬로 연결된 복수개의 왜곡 발생기;상기 복수개의 왜곡 발생기 각각과 대응되어 상기 복수개의 왜곡 발생기 각각의 출력을 시간 지연시키는 복수개의 지연기; 및상기 복수개의 지연기의 출력을 결합하는 제 2 전력 결합기를 포함하는전치 왜곡 시스템
|
7 |
7
제 6 항에 있어서,상기 복수개의 지연기는 서로 상이한 시간 지연을 갖는전치 왜곡 시스템
|
8 |
8
제 6 항에 있어서,상기 복수개의 왜곡 발생기는 낮은 공급 전압을 갖는 트랜지스터로 구성된전치 왜곡 시스템
|
9 |
9
전력 증폭기의 메모리 효과를 보상하기 위한 전치 왜곡 발생 방법에 있어서,상기 전력 증폭기로 입력되는 신호를 제 1 신호와 제 2신호로 분배하는 단계와,상기 제 2 신호를 복수개의 신호로 분배하는 단계와,상기 복수개의 신호 각각을 입력 받아 트랜지스터로 구성된 복수개의 왜곡 발생기에 의해 복수개의 왜곡 신호를 생성하는 단계와, 상기 복수개의 왜곡 신호 각각이 상이한 지연을 갖도록 지연시키는 단계와,지연된 복수개의 신호를 결합하여 제 3 신호를 생성하는 단계와,상기 제 1 신호를 상기 제 3 신호만큼 지연시키는 단계와,지연된 제 1 신호 및 상기 제 3 신호를 결합하는 단계를 포함하되,상기 복수개의 왜곡 신호를 생성하는 단계는,상기 트랜지스터로 구성된 복수개의 왜곡 발생기의 콜렉터 바이어스 전압을 조절하여 상기 복수개의 왜곡 신호의 크기를 조절하는 단계를 더 포함하는전치 왜곡 발생 방법
|
10 |
10
삭제
|
11 |
11
제 9 항에 있어서,상기 제 3 신호를 생성하는 단계는,결합된 복수개의 신호의 크기 및 위상을 조절하여 상기 제 3 신호를 생성하는 단계를 더 포함하는전치 왜곡 발생 방법
|
12 |
12
제 9 항에 있어서,상기 지연시키는 단계는,상기 지연된 복수개의 신호가 기준 지연 왜곡 신호, 상기 기준 지연 왜곡 신호보다 짧은 지연을 갖는 왜곡 신호, 및 상기 기준 지연 왜곡 신호보다 긴 지연을 갖는 왜곡 신호를 포함하도록 지연시키는 단계를 포함하는전치 왜곡 발생 방법
|