| 1 |
1
소스 단자에 전원으로부터 공급되는 제1공급 전압이 인가되고, 게이트 단자에 제1구동 전압이 인가되는 제1PMOS 트랜지스터와, 소스 단자가 상기 제1PMOS 트랜지스터의 드레인 단자에 연결되고, 게이트 단자에 제1바이어스 전압이 인가되는 제2PMOS 트랜지스터와, 드레인 단자가 상기 제2PMOS 트랜지스터의 드레인 단자에 연결되고, 게이트 단자에 제2바이어스 전압이 인가되는 제1NMOS 트랜지스터와, 드레인 단자와 소스 단자가 각각 상기 제1NMOS 트랜지스터의 소스 단자와 접지 단자에 연결되고, 게이트 단자에 제2구동 전압이 인가되는 제2NMOS 트랜지스터로 이루어진 파워 트랜지스터부;상기 제1공급 전압을 인가받아 상기 제1공급 전압보다 낮은 제1레벨 바이어스 전압을 출력하는 제1바이어스 전압 생성부;상기 제1공급 전압을 인가받아 상기 제1공급 전압보다 낮은 제2레벨 바이어스 전압을 출력하는 제2바이어스 전압 생성부; 및상기 제1공급 전압이 사전에 설정된 제1기준 전압보다 높으면 상기 제1레벨 바이어스 전압과 상기 제2레벨 바이어스 전압을 각각 상기 제1바이어스 전압과 상기 제2바이어스 전압으로 제공하고, 상기 제1공급 전압이 상기 제1기준 전압보다 낮으면 접지 전압과 상기 제1공급 전압을 각각 상기 제1바이어스 전압과 상기 제2바이어스 전압으로 제공하는 스위치부;를 포함하는 것을 특징으로 하는 직류-직류 변환 장치
|
| 2 |
2
제 1항에 있어서,상기 제1공급 전압을 인가받아 상기 제1공급 전압보다 낮은 제2공급 전압을 생성하는 부가전원생성부;상기 제2공급 전압을 인가받아 상기 제1구동 전압 및 상기 제2구동 전압을 생성하기 위한 제어신호를 출력하는 PWM/PFM 제어부; 및상기 PWM 제어부로부터 입력되는 제어신호를 기초로 상기 제1구동 전압 및 상기 제2구동 전압을 생성하는 구동전압 생성부;를 더 포함하는 것을 특징으로 하는 직류-직류 변환 장치
|
| 3 |
3
제 2항에 있어서,상기 부가전원생성부는,일단에는 상기 제1공급 전압이 인가되는 제1저항;일단은 상기 제1저항의 타단에 연결되고, 타단은 접지에 연결되는 제2저항;소스 단자에는 상기 제1공급 전압이 인가되는 제3PMOS 트랜지스터;소스 단자는 상기 제3PMOS 트랜지스터의 드레인 단자에 연결되는 제4PMOS 트랜지스터;일단은 상기 제4PMOS 트랜지스터의 드레인 단자에 연결되는 제3저항;일단은 상기 제3저항의 타단에 연결되고 타단은 접지에 연결되는 제4저항;비반전단자에 상기 제3저항과 상기 제4저항의 접점 전압이 인가되고, 반전단자에 밴드갭 기준 전압이 인가되며, 출력단자가 상기 제3PMOS 트랜지스터의 게이트 단자에 연결되는 비교기;일단은 상기 비교기의 출력단자에 연결되고, 타단은 상기 제4PMOS 트랜지스터의 소스 단자에 연결되는 제1커패시터; 및일단은 상기 제4PMOS 트랜지스터의 소스 단자에 연결되고, 타단은 상기 제3저항의 타단에 연결되는 제2커패시터;를 포함하며,상기 부가전원 공급부는 상기 제3저항의 일단과 상기 제4저항의 타단 사이에 가해지는 전압을 상기 제2공급 전압으로 출력하는 것을 특징으로 하는 직류-직류 변환 장치
|
| 4 |
4
제 1항에 있어서,상기 제2레벨 바이어스 전압의 최대값은 상기 제1기준 전압보다 낮게 설정되는 것을 특징으로 하는 직류-직류 변환 장치
|
| 5 |
5
제 1항 또는 제 4항에 있어서,상기 제1바이어스 전압 생성부는,일단에 상기 제1공급 전압이 인가되는 제5저항;일단은 상기 제5저항의 타단에 연결되고, 타단은 접지에 연결되는 제6저항; 및일단은 상기 제5저항의 타단에 연결되고, 타단은 접지에 연결되는 출력 커패시터;를 포함하고,상기 제1바이어스 전압 생성부는 상기 제6저항의 일단과 접지 사이의 전압을 상기 제1레벨 바이어스 전압으로 출력하는 것을 특징으로 하는 직류-직류 변환 장치
|
| 6 |
6
제 1항 또는 제 4항에 있어서,상기 제2바이어스 전압 생성부는,소스 단자에 상기 제1공급 전압이 인가되고, 드레인 단자는 접지에 연결되며, 드레인 단자와 게이트 단자가 연결되는 제5PMOS 트랜지스터;소스 단자에 상기 제1공급 전압이 인가되고, 게이트 단자는 상기 제5PMOS 트랜지스터의 게이트 단자에 연결되는 제6PMOS 트랜지스터일단은 상기 제6PMOS 트랜지스터의 드레인 단자에 연결되고, 타단은 접지에 연결되는 제7저항; 및일단은 상기 제7저항의 타단에 연결되고, 타단은 접지에 연결되는 출력 커패시터;를 포함하고,상기 제2바이어스 전압 생성부는 상기 제7저항의 일단과 접지 사이의 전압을 상기 제2레벨 바이어스 전압으로 출력하는 것을 특징으로 하는 직류-직류 변환 장치
|
| 7 |
7
제 1항 또는 제 2항에 있어서,상기 스위치부는,상기 제1바이어스 생성부와 상기 제2PMOS 트랜지스터 사이에 배치되며, 제1스위치 제어신호에 의해 ''ON 상태''와 ''OFF 상태'' 사이에서 절환되는 제1스위치;상기 제1스위치와 상기 제2PMOS 트랜지스터 사이에 배치되며, 상기 제1스위치 제어신호에 의해 상기 제1스위치의 상태와 반대의 상태를 갖도록 절환되는 제2스위치;상기 제2바이어스 생성부와 상기 제2NMOS 트랜지스터 사이에 배치되며, 상기 제1스위치 제어신호에 의해 상기 제1스위치와 동일한 상태를 갖도록 절환되는 제3스위치;상기 제3스위치와 상기 제2NMOS 트랜지스터 사이에 배치되며, 제2스위치 제어신호에 의해 상기 제3스위치의 상태와 반대의 상태를 갖도록 절환되는 제4스위치; 및상기 제1공급 전압이 상기 제1기준 전압보다 높으면 상기 제1스위치를 ''ON 상태''로 유지하도록 하는 상기 제1스위치 제어신호와 상기 제4스위치를 ''OFF 상태''로 유지하도록 하는 상기 제2스위치 제어신호를 출력하고, 상기 제1공급 전압이 상기 제1기준 전압보다 낮으면 상기 제1스위치를 ''OFF 상태''로 유지하도록 하는 상기 제1스위치 제어신호와 상기 제4스위치를 ''ON 상태''로 유지하도록 하는 상기 제2스위치 제어신호를 출력하는 스위치 제어부;를 포함하는 것을 특징으로 하는 직류-직류 변환 장치
|
| 8 |
8
제 7항에 있어서,상기 제1스위치는 게이트 단자에 상기 제1스위치 제어신호가 인가되고 소스 단자에 상기 제1레벨 바이어스 전압이 인가되는 PMOS 트랜지스터로 구성되고, 상기 제2스위치는 게이트 단자에 상기 제2스위치 제어신호가 인가되고 소스 단자가 접지 전압에 연결되는 NMOS 트랜지스터로 구성되며, 상기 제3스위치는 게이트 단자에 상기 제1스위치 제어신호가 인가되고 드레인 단자에 상기 제2레벨 바이어스 전압이 인가되는 PMOS 트랜지스터로 구성되고, 상기 제4스위치는 게이트 단자에 상기 제1스위치 제어신호가 인가되고 소스 단자에 상기 제1공급 전압이 인가되는 PMOS 트랜지스터로 구성되며, 상기 제1스위치로 동작하는 PMOS 트랜지스터의 드레인 단자와 상기 제2스위치로 동작하는 NMOS 트랜지스터의 게이트 단자는 상기 제2PMOS 트랜지스터의 게이트 단자에 연결되고, 상기 제3스위치로 동작하는 PMOS 트랜지스터의 소스 단자와 상기 제4스위치로 동작하는 PMOS 트랜지스터의 드레인 단자는 상기 제1NMOS 트랜지스터의 게이트 단자에 연결되는 것을 특징으로 하는 직류-직류 변환 장치
|
| 9 |
9
제 7항에 있어서,상기 스위치 제어부는,상기 제1공급 전압을 제1전압 만큼 강하시킨 제1중간 전압이 상기 제1기준 전압보다 낮게 설정된 제2기준 전압보다 작으면 제1레벨의 감지 신호를 출력하고, 상기 제1중간 전압이 상기 제2기준 전압보다 크면 제2레벨의 감지 신호를 출력하는 전압 감지부; 및상기 감지 신호 및 상기 감지 신호를 반전시킨 반전 신호를 기초로 상기 제1스위치 제어신호 및 상기 제2스위치 제어신호를 생성하는 제어신호 생성부;를 포함하는 것을 특징으로 하는 직류-직류 변환 장치
|
| 10 |
10
제 2항에 있어서,상기 스위치부는,상기 제1바이어스 생성부와 상기 제2PMOS 트랜지스터 사이에 배치되며, 제1스위치 제어신호에 의해 ''ON 상태''와 ''OFF 상태'' 사이에서 절환되는 제1스위치;상기 제1스위치와 상기 제2PMOS 트랜지스터 사이에 배치되며, 상기 제1스위치 제어신호에 의해 상기 제1스위치의 상태와 반대의 상태를 갖도록 절환되는 제2스위치;상기 제2바이어스 생성부와 상기 제2NMOS 트랜지스터 사이에 배치되며, 상기 제1스위치 제어신호에 의해 상기 제1스위치와 동일한 상태를 갖도록 절환되는 제3스위치;상기 제3스위치와 상기 제2NMOS 트랜지스터 사이에 배치되며, 제2스위치 제어신호에 의해 상기 제3스위치의 상태와 반대의 상태를 갖도록 절환되는 제4스위치; 및상기 제1공급 전압이 상기 제1기준 전압보다 높으면 상기 제1스위치를 ''ON 상태''로 유지하도록 하는 상기 제1스위치 제어신호와 상기 제4스위치를 ''OFF 상태''로 유지하도록 하는 상기 제2스위치 제어신호를 출력하고, 상기 제1공급 전압이 상기 제1기준 전압보다 낮으면 상기 제1스위치를 ''OFF 상태''로 유지하도록 하는 상기 제1스위치 제어신호와 상기 제4스위치를 ''ON 상태''로 유지하도록 하는 상기 제2스위치 제어신호를 출력하는 스위치 제어부;를 포함하고,상기 스위치 제어부는,상기 제1공급 전압을 제1전압 만큼 강하시킨 제1중간 전압이 상기 제1기준 전압보다 낮게 설정된 제2기준 전압보다 작으면 제1레벨의 감지 신호를 출력하고, 상기 제1중간 전압이 상기 제2기준 전압보다 크면 제2레벨의 감지 신호를 출력하는 전압 감지부; 및상기 감지 신호 및 상기 감지 신호를 반전시킨 반전 신호를 기초로 상기 제1스위치 제어신호 및 상기 제2스위치 제어신호를 생성하는 제어신호 생성부;를 포함하고,상기 전압 감지부는,일단에는 상기 제1공급 전압이 인가되는 제8저항;일단은 상기 제8저항의 타단에 연결되는 제9저항;일단은 상기 제9저항의 타단에 연결되고, 타단은 접지에 연결되는 제10저항;일단은 상기 제1공급 전압에 연결되어 정전류를 공급하는 정전류원;일단은 상기 정전류원에 연결되고, 타단은 접지에 연결되는 제11저항;비반전단자에는 상기 제11저항의 양단에 가해지는 전압이 제3기준 전압으로 인가되고, 반전단자에는 상기 제10저항의 양단에 가해지는 전압인 제1중간 전압이 인가되는 히스테리시스 비교기; 및상기 히스테리시스 비교기의 출력단에 연결되는 반전기;를 포함하며,상기 전압 감지부는 상기 히스테리시스 비교기로 입력되는 상기 제1중간 전압이 상기 제3기준 전압보다 크면 상기 제2공급 전압을 감지 신호로 출력하고, 상기 히스테리시스 비교기로 입력되는 상기 제1중간 전압이 상기 제3기준 전압보다 작으면 접지 전압을 감지 신호로 출력하는 것을 특징으로 하는 직류-직류 변환 장치
|
| 11 |
11
제 7항에 있어서,게이트 단자가 상기 제2스위치와 상기 제2PMOS 트랜지스터의 게이트 단자 사이에 연결되며, 소스 단자와 드레인 단자는 접지에 연결되는 제4NMOS 트랜지스터; 및게이트 단자가 상기 제4스위치와 상기 제1NMOS 트랜지스터의 게이트 단자 사이에 연결되며, 소스 단자와 드레인 단자는 접지에 연결되는 제5NMOS 트랜지스터;를 더 포함하는 것을 특징으로 하는 직류-직류 변환 장치
|
