| 1 |
1
입력 단자를 통하여 입력되는 입력 전압을 증폭하여 출력 전압을 생성하는 증폭 회로부;상기 생성된 출력 전압을 출력 단자를 통하여 출력하는 출력 회로부;외부 제어 신호에 의해 총 귀환 저항 값을 결정하고, 상기 총 귀환 저항 값이 결정된 상태에서 인가되는 바이어스 전압에 의해 입력 전류를 조절하여 상기 증폭 회로부의 이득을 조절하는 귀환 회로부; 및상기 귀환 회로부에 바이어스 전압을 인가하는 바이어스 회로부;를 포함하는 귀환 증폭기
|
| 2 |
2
제1항에 있어서, 상기 귀환 회로부는,상기 입력 단자와 상기 출력 단자 사이에 연결된 제1 귀환 저항;상기 제1 귀환 저항과 병렬 관계에 있는 제2 귀환 저항;상기 외부 제어 신호에 의해 턴 온/턴 오프되어 상기 제1 귀환 저항과 상기 제2 귀환 저항의 연결을 제어하여 상기 총 귀환 저항 값을 결정하는 제2 귀환 트랜지스터; 및상기 인가되는 바이어스 전압에 의해 자신의 콜렉터와 에미터 사이의 임피던스를 조절하여 상기 입력 전류를 조절하는 제1 귀환 트랜지스터;를 포함하는 것을 특징으로 하는 귀환 증폭기
|
| 3 |
3
제2항에 있어서,상기 외부 제어 신호에 의해 상기 제2 귀환 트랜지스터가 턴 오프되는 경우, 상기 제1 귀환 저항의 저항 값이 상기 총 귀환 저항 값이 되고, 상기 제2 귀환 트랜지스터가 턴 온되는 경우, 상기 제1 귀환 저항과 상기 제2 귀환 저항이 병렬 연결됐을 때 저항 값이 상기 총 귀환 저항 값이 되는 것을 특징으로 하는 귀환 증폭기
|
| 4 |
4
제2항에 있어서, 상기 귀환 회로부는,상기 제2 귀환 저항과 병렬로 연결되고, 상기 총 귀환 저항 값이 낮아질 때 주파수 응답을 보상하는 귀환 커패시터;를 더 포함하는 것을 특징으로 하는 귀환 증폭기
|
| 5 |
5
제2항에 있어서,상기 입력 전류가 감소하여, 상기 입력 전류가 기설정된 기준치 이하가 되는 경우, 상기 제1 귀환 트랜지스터는 턴 오프되어, 자동 이득 조절 동작을 수행하지 않는 것을 특징으로 하는 귀환 증폭기
|
| 6 |
6
제2항에 있어서,상기 입력 전류가 증가하여, 상기 입력 전류가 기설정된 기준치 이상이 되는 경우, 상기 제1 귀환 트랜지스터는 턴 온되고, 상기 제1 귀환 트랜지스터에 의해 상기 증폭 회로부의 이득을 자동 조절하는 것을 특징으로 하는 귀환 증폭기
|
| 7 |
7
제1항에 있어서, 상기 귀환 증폭기는,상기 귀환 회로부의 귀환 전류량의 증가에 따라 출력 파형이 왜곡되는 것을 방지하는 위상 보상 회로부;를 더 포함하는 것을 특징으로 하는 귀환 증폭기
|
