1 |
1
반도체 기판의 전면에 2 이상의 금속으로 이루어진 패드를 형성하는 단계, 상기 기판의 후면에 금속층을 증착하는 단계,상기 금속층 위에, 입구가 크고 아래로 향할수록 좁아지는 경사진 단면을 갖는 포토레지스트를 도포하는 단계,상기 포토레지스트와 상기 금속층을 동시에 에칭하여 상기 금속층이 완만한 경사형 단면을 갖도록 하는 단계, 상기 금속층을 마스크로 하여 에칭하는 단계를 포함하는, 반도체 기판의 후면 비아홀 형성 방법
|
2 |
2
제1항에 있어서, 상기 반도체 기판이 SiC 기판인 것을 특징으로 하는, 반도체 기판의 후면 비아홀 형성 방법
|
3 |
3
제1항에 있어서, 패드에 형성된 금속이 니켈과 금으로 이루어진 것을 특징으로 하는, 반도체 기판의 후면 비아홀 형성 방법
|
4 |
4
제1항에 있어서, 상기 금속층이 니켈층인 것을 특징으로 하는, 반도체 기판의 후면 비아홀 형성 방법
|
5 |
5
제1항에 있어서, 상기 금속층의 증착은 전자빔 증착, 스퍼터링, 또는 도금에 의하여 수행되는 것을 특징으로 하는, 반도체 기판의 후면 비아홀 형성 방법
|
6 |
6
제1항에 있어서, 상기 에칭은 이온 밀링, 반응성 이온 에칭 또는 ICP 에칭에 의하여 수행되는 것을 특징으로 하는, 반도체 기판의 후면 비아홀 형성 방법
|
7 |
7
제1항에 있어서, 상기 포토레지스트의 두께는 (포토레지스트의 에칭속도/후면금속층의 에칭속도)X(후면금속층의 두께) 이상인 것을 특징으로 하는, 반도체 기판의 후면 비아홀 형성 방법
|
8 |
8
제1항에 있어서, 상기 반도체 기판과 상기 금속층의 에칭속도비가 50 이상인 것을 특징으로 하는, 반도체 기판의 후면 비아홀 형성 방법
|
9 |
9
제1항에 있어서, 표면 오염층을 제거하는 단계를 추가로 포함하는 것을 특징으로 하는, 반도체 기판의 후면 비아홀 형성 방법
|
10 |
10
제1항에 있어서, 후면에 도금을 위한 베이스 금속막을 증착하는 단계를 추가로 포함하는 것을 특징으로 하는, 반도체 기판의 후면 비아홀 형성 방법
|
11 |
11
제1항에 있어서 금 도금 단계를 추가로 포함하는 것을 특징으로 하는, 반도체 기판의 후면 비아홀 형성 방법
|