맞춤기술찾기
이전대상기술
비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터
- 기술번호 : KST2014046453
- 담당센터 : 서울서부기술혁신센터
- 전화번호 : 02-6124-6930
| 요약 | 본 발명은 터널링 전계효과 트랜지스터에 관한 것으로, 더욱 상세하게는 소스에서 드레인으로 가며 활성영역의 폭이 점차 증가하도록 비대칭적으로 형성함으로써, 소스와 채널 사이에는 전계가 집중되어 터널링 전류를 증가시키고, 반대로 드레인과 채널 사이에는 전계가 완화되어 ambipolar 특성을 억제할 수 있는 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터에 관한 것이다. |
|---|---|
| Int. CL | H01L 29/78 (2006.01) H01L 21/336 (2006.01) |
| CPC | H01L 29/0895(2013.01) H01L 29/0895(2013.01) H01L 29/0895(2013.01) |
| 출원번호/일자 | 1020100127357 (2010.12.14) |
| 출원인 | 서강대학교산학협력단 |
| 등록번호/일자 | 10-1169464-0000 (2012.07.23) |
| 공개번호/일자 | 10-2012-0066150 (2012.06.22) 문서열기 |
| 공고번호/일자 | (20120730) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 소멸 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2010.12.14) |
| 심사청구항수 | 8 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서강대학교산학협력단 | 대한민국 | 서울특별시 마포구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 최우영 | 대한민국 | 서울특별시 동작구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 권오준 | 대한민국 | 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 서강대학교산학협력단 | 서울특별시 마포구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2010.12.14 | 수리 (Accepted) | 1-1-2010-0821670-87 |
| 2 | 선행기술조사의뢰서 Request for Prior Art Search |
2011.08.11 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 Report of Prior Art Search |
2011.09.20 | 수리 (Accepted) | 9-1-2011-0077820-20 |
| 4 | 등록결정서 Decision to grant |
2012.05.11 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0276185-20 |
| 5 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
| 6 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 반도체 기판과, 상기 반도체 기판 상에 게이트 절연막을 사이에 두고 형성된 게이트와, 상기 게이트 밑에 위치한 상기 반도체 기판을 채널영역으로 하고, 상기 채널영역을 사이에 두고 상기 반도체 기판 양측에 형성된 P+ 영역과 N+ 영역을 포함하여 구성된 터널링 전계효과 트랜지스터에 있어서,상기 P+ 영역, 상기 채널영역 및 상기 N+ 영역으로 이루어진 활성영역은 상기 P+ 영역을 이루는 상기 활성영역의 일단에서 상기 N+ 영역을 이루는 상기 활성영역의 타단으로 가며 상기 활성영역의 폭이 점차 증가하는 것을 특징으로 하는 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 |
| 2 |
2 제 1 항에 있어서,상기 채널영역은 진성영역(intrinsic region) 또는 P형 불순물이 상기 P+ 영역보다 약하게 도핑된 영역인 것을 특징으로 하는 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 |
| 3 |
3 반도체 기판과, 상기 반도체 기판 상에 게이트 절연막을 사이에 두고 형성된 게이트와, 상기 게이트 밑에 위치한 상기 반도체 기판을 채널영역으로 하고, 상기 채널영역을 사이에 두고 상기 반도체 기판 양측에 형성된 N+ 영역과 P+ 영역을 포함하여 구성된 터널링 전계효과 트랜지스터에 있어서,상기 N+ 영역, 상기 채널영역 및 상기 P+ 영역으로 이루어진 활성영역은 상기 N+ 영역을 이루는 상기 활성영역의 일단에서 상기 P+ 영역을 이루는 상기 활성영역의 타단으로 가며 상기 활성영역의 폭이 점차 증가하고,상기 채널영역은 N형 불순물이 상기 N+ 영역보다 약하게 도핑된 영역인 것을 특징으로 하는 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 |
| 4 |
4 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 반도체 기판은 SOI(Silicon-On-Insulator) 기판인 것을 특징으로 하는 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 |
| 5 |
5 반도체 기판에 형성된 N+ 영역과, 상기 N+ 영역 상부에 형성된 적층된 채널영역과, 상기 채널영역 상부에 형성된 P+ 영역으로 수직 적층된 활성영역과;상기 채널영역 상에 게이트 절연막을 사이에 두고 형성된 게이트를 포함하여 구성되되,상기 활성영역의 수직단면은 상기 P+ 영역을 이루는 상기 활성영역의 상부에서 상기 N+ 영역을 이루는 상기 활성영역의 하부로 가며 수직단면의 폭이 점차 증가하는 것을 특징으로 하는 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 |
| 6 |
6 제 5 항에 있어서,상기 채널영역은 진성영역(intrinsic region) 또는 P형 불순물이 상기 P+ 영역보다 약하게 도핑된 영역인 것을 특징으로 하는 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 |
| 7 |
7 반도체 기판에 형성된 P+ 영역과, 상기 P+ 영역 상부에 형성된 적층된 채널영역과, 상기 채널영역 상부에 형성된 N+ 영역으로 수직 적층된 활성영역과;상기 채널영역 상에 게이트 절연막을 사이에 두고 형성된 게이트를 포함하여 구성되되,상기 활성영역의 수직단면은 상기 N+ 영역을 이루는 상기 활성영역의 상부에서 상기 P+ 영역을 이루는 상기 활성영역의 하부로 가며 수직단면의 폭이 점차 증가하고,상기 채널영역은 N형 불순물이 상기 N+ 영역보다 약하게 도핑된 영역인 것을 특징으로 하는 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 |
| 8 |
8 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,상기 게이트는 상기 채널영역의 적어도 일면 상에 형성되거나 전면을 감싸며 형성된 것을 특징으로 하는 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
|---|---|---|---|---|
| 1 | 교육과학기술부 | 서강대학교산학협력단 | 나노원천기술개발사업 | 고에너지 효율의 IC 구현을 위한 차세대 녹색 터널링 트랜지스터 개발 |
| 2 | 지식경제부 | 서강대학교산학협력단 | 대학 IT연구센터 육성지원사업 (ITRC) | 차세대 융복합 시스템용 아날로그 IP 핵심설계기술 개발 |
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1169464-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20101214 출원 번호 : 1020100127357 공고 연월일 : 20120730 공고 번호 : 특허결정(심결)연월일 : 20120511 청구범위의 항수 : 8 유별 : H01L 29/78 발명의 명칭 : 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 존속기간(예정)만료일 : 20180724 |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 서강대학교산학협력단 서울특별시 마포구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 178,500 원 | 2012년 07월 24일 | 납입 |
| 제 4 년분 | 금 액 | 151,200 원 | 2015년 07월 22일 | 납입 |
| 제 5 년분 | 금 액 | 151,200 원 | 2016년 07월 21일 | 납입 |
| 제 6 년분 | 금 액 | 151,200 원 | 2017년 07월 03일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2010.12.14 | 수리 (Accepted) | 1-1-2010-0821670-87 |
| 2 | 선행기술조사의뢰서 | 2011.08.11 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 | 2011.09.20 | 수리 (Accepted) | 9-1-2011-0077820-20 |
| 4 | 등록결정서 | 2012.05.11 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0276185-20 |
| 5 | 출원인정보변경(경정)신고서 | 2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
| 6 | 출원인정보변경(경정)신고서 | 2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
| 기술번호 | KST2014046453 |
|---|---|
| 자료제공기관 | NTB |
| 기술공급기관 | 서강대학교 |
| 기술명 | 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 |
| 기술개요 |
본 발명은 터널링 전계효과 트랜지스터에 관한 것으로, 더욱 상세하게는 소스에서 드레인으로 가며 활성영역의 폭이 점차 증가하도록 비대칭적으로 형성함으로써, 소스와 채널 사이에는 전계가 집중되어 터널링 전류를 증가시키고, 반대로 드레인과 채널 사이에는 전계가 완화되어 ambipolar 특성을 억제할 수 있는 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터에 관한 것이다. |
| 개발상태 | 기술개발진행중 |
| 기술의 우수성 | |
| 응용분야 | 트랜지스터 |
| 시장규모 및 동향 | |
| 희망거래유형 | 라이센스 |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제고유번호 | 1345122542 |
|---|---|
| 세부과제번호 | 2009-0082439 |
| 연구과제명 | 고에너지 효율의 IC 구현을 위한 차세대 녹색 터널링 트랜지스터 개발 |
| 성과구분 | 출원 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | 한국연구재단 |
| 연구주관기관명 | 서강대학교 산학협력단 |
| 성과제출연도 | 2010 |
| 연구기간 | 200906~201205 |
| 기여율 | 0.5 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415109684 |
|---|---|
| 세부과제번호 | C1090-1001-0003 |
| 연구과제명 | 아날로그 IP 설계기술 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 정보통신산업진흥원 |
| 연구주관기관명 | 서강대학교산학협력단 |
| 성과제출연도 | 2010 |
| 연구기간 | 201006~201312 |
| 기여율 | 0.5 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415123314 |
|---|---|
| 세부과제번호 | H0301-12-1007 |
| 연구과제명 | 차세대 융·복합 시스템용 아날로그IP 핵심설계기술개발 |
| 성과구분 | 등록 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 정보통신산업진흥원 (NIPA) |
| 연구주관기관명 | 서강대학교산학협력단 |
| 성과제출연도 | 2012 |
| 연구기간 | 201006~201312 |
| 기여율 | 1 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020120138825] | ESD 보호회로 | 새창보기 |
|---|---|---|
| [1020120131674] | 다상 스위칭 기반의 Ｃｌａｓｓ-Ｄ 출력단 회로 | 새창보기 |
| [1020120129957] | 이중채널 ＳＡＲ 및 플래쉬 ＡＤＣ를 이용한 하이브리드 파이프라인 ＡＤＣ | 새창보기 |
| [1020120128877] | ESD 보호회로 | 새창보기 |
| [1020120123624] | 레인지 스케일링을 이용한 SAR ADC | 새창보기 |
| [1020120123502] | 전력 ＭＯＳＦＥＴ 및 이의 제조 방법 | 새창보기 |
| [1020120115412] | 응답 특성을 향상시키는 벅 변환기 | 새창보기 |
| [1020120114380] | ＥＳＤ 보호회로 | 새창보기 |
| [1020120114301] | 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터 | 새창보기 |
| [1020120110439] | ＥＳＤ 보호회로 | 새창보기 |
| [1020120105384] | 낮은 트리거 전압과 높은 홀딩 전압 특성을 가지는 정전기 방전 보호소자 | 새창보기 |
| [1020120084097] | 발광 다이오드 조명 구동 장치 및 방법 | 새창보기 |
| [1020120070923] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
| [1020120070677] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
| [1020120070676] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
| [1020120060401] | 복수 개의 램프 신호를 사용하는 다중 스텝 구조의 ＡＤＣ 및 이를 이용한 아날로그－디지털 변환 방법 | 새창보기 |
| [1020120054851] | 전압 레벨 쉬프터 | 새창보기 |
| [1020120054849] | 전류 감지 및 적응적 기준 전압 제어를 이용한 전류 공급 장치 | 새창보기 |
| [1020120052537] | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
| [1020120039957] | 타임 인터리브드 전처리 증폭 장치 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
| [1020120029860] | 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법 | 새창보기 |
| [1020120025574] | 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ＣＭＯＳ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 | 새창보기 |
| [1020120024299] | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | 새창보기 |
| [1020120006518] | 정전식 터치센서 | 새창보기 |
| [1020120005253] | 입력 샘플링 시간 부정합을 최소화한 이중 채널 ＡＤＣ | 새창보기 |
| [1020120005252] | 채널 간 부정합 문제를 최소화한 ４채널 파이프라인 ＳＡＲ ＡＤＣ | 새창보기 |
| [1020110057375] | 디지털 출력의 오차를 보정하는 방법 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
| [1020110056421] | ＣＤＳ를 이용한 ＡＤＣ 및 이를 이용한 ＡＤ 변환방법 | 새창보기 |
| [1020110049807] | 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 | 새창보기 |
| [1020110040171] | 광대역 가변 입력신호를 처리할 수 있는 아날로그 디지털 변환기 | 새창보기 |
| [1020110038934] | 두 채널간에 증폭기 공유기법을 이용한 ＡＤＣ | 새창보기 |
| [1020100127357] | 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
| [1020100113653] | 터널링 전계효과 트랜지스터를 이용한 1Ｔ 디램 셀 소자 (CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR) | 새창보기 |
| [1020100087100] | 레인지―스케일링 기법이 적용된 파이프라인 구조의 ＡＤＣ (Analog-to-Digital Converter using range-scaling method) | 새창보기 |
| [1020100079077] | 이차원 ＩＮＬ ｂｏｕｎｄｅｄ 스위칭 기법을 사용하는 ＤＡＣ (Digital-to-Analog Converter using 2D INL bounded switching scheme) | 새창보기 |
| [1020100076944] | 완전 차동 구조 소오스 팔로워 | 새창보기 |
| [1020100075309] | 커패시터 및 증폭기를 공유하는 ＡＤＣ (Analog-to-Digital Converter sharing capacitors and amplifiers) | 새창보기 |
| [1020100062981] | 변조 프로파일 생성기 및 이를 구비한 확산 스펙트럼 클럭 생성기 | 새창보기 |
| [1020100060057] | 전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치 (Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing) | 새창보기 |
| [1020100030976] | 저전력 응용을 위한 터널링 전계효과 트랜지스터 (TUNNELING FIELD EFFECT TRANSISTOR FOR LOW POWER APPLICATIONS) | 새창보기 |
| [1020100018154] | 광대역 디지털 주파수 합성기 | 새창보기 |
| [1020090121167] | 비선형 싱글 슬로프 아날로그 디지털 변환기, 이를 이용한 이미지 센서 장치, 이를 이용한 온도 센서 장치, 및 비선형 싱글 슬로프 아날로그 디지털 변환 방법 | 새창보기 |
| [1020090082268] | 고유전율막을 갖는 터널링 전계효과 트랜지스터(TUNNELING FIELD EFFECT TRANSISTOR HAVING HIGH-K DIELECTRIC LAYER) | 새창보기 |
| [1020080072015] | 다중위상신호 생성기 및 지연 값 제어신호 생성방법 | 새창보기 |
| [1020080066072] | 싱글 비트 블라인드 오버샘플링 데이터 복원회로 및복원방법 | 새창보기 |
| [1020080049618] | 전류원을 이용한 클럭 지연회로 | 새창보기 |
중요키워드
| [KST2016011852][서강대학교] | 바닥 산화막의 전계를 감소시키는 실리콘 카바이드 모스펫 소자 및 그의 제조 방법(SiC MOSFET for decreasing electric field of bottom oxide and method for manufacturing thereof) | 새창보기 |
|---|---|---|
| [KST2015000937][서강대학교] | 전력 ＭＯＳＦＥＴ 및 이의 제조 방법 | 새창보기 |
| [KST2015014877][서강대학교] | 나노사이즈의 게이트 오프닝 홀을 구비하는 세로형 유기트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2019013262][서강대학교] | 방사선 저항성 금속산화물 반도체 소재, 이의 선별방법 및 전자기기의 방사선 내구성 평가방법 | 새창보기 |
| [KST2014034391][서강대학교] | 저전력 응용을 위한 터널링 전계효과 트랜지스터 (TUNNELING FIELD EFFECT TRANSISTOR FOR LOW POWER APPLICATIONS) | 새창보기 |
| [KST2014034406][서강대학교] | 터널링 전계효과 트랜지스터를 이용한 1Ｔ 디램 셀 소자 (CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR) | 새창보기 |
| [KST2017008293][서강대학교] | 터널링 전계효과 트랜지스터를 이용한 1T 디램 셀 소자와 그 제조방법 및 이를 이용한 메모리 어레이(CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR, FABRICATION METHOD THEREOF AND MEMORY ARRAY USING THE SAME) | 새창보기 |
| [KST2015187872][서강대학교] | 트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2023003968][서강대학교] | 전력 반도체 소자 | 새창보기 |
| [KST2019025651][서강대학교] | 터널링 전계효과 트랜지스터 | 새창보기 |
| [KST2022024588][서강대학교] | MOSFET 소자 및 그 제조 방법 | 새창보기 |
| [KST2022001056][서강대학교] | 실리콘카바이드 트랜지스터 및 이의 제조방법 | 새창보기 |
| [KST2014034375][서강대학교] | 고유전율막을 갖는 터널링 전계효과 트랜지스터(TUNNELING FIELD EFFECT TRANSISTOR HAVING HIGH-K DIELECTRIC LAYER) | 새창보기 |
| [KST2015187968][서강대학교] | 순방향 터널링에 의한 저전력 터널링 전계효과 트랜지스터 | 새창보기 |
| [KST2014023022][서강대학교] | 트랩을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
| [KST2015187862][서강대학교] | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2019025627][서강대학교] | 터널링 전계효과 트랜지스터 및 제조 방법 | 새창보기 |
| [KST2022007452][서강대학교] | MOSFET 소자 및 그 제조 방법 | 새창보기 |
| [KST2022017458][서강대학교] | MOSFET 소자 및 그 제조 방법 | 새창보기 |
| [KST2014058698][서강대학교] | 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자 | 새창보기 |
| [KST2015187818][서강대학교] | 세로형 유기 박막 트랜지스터 및 이의 제조방법 | 새창보기 |
| [KST2015187974][서강대학교] | 측면 확산 ＭＯＳ 소자 및 그의 제조 방법 | 새창보기 |
| [KST2018008561][서강대학교] | 도핑된 유기물 박막을 포함한 트랜지스터 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|