맞춤기술찾기
이전대상기술
증폭회로 및 그를 구비한 아날로그 디지털 변환회로
- 기술번호 : KST2014046468
- 담당센터 :
- 전화번호 :
| 요약 | 본 발명은 전류소모를 최적화할 수 있는 파이프라인 구조의 아날로그 디지털 변환회로를 제공한다. 이를 위해 본 발명은 아날로그 신호를 입력받아 예정된 제1 비트수만큼 제1 디지털 신호를 변경하는 제1 ADC 회로; 상기 제1 디지털 신호를 아날로그 값으로 변경한 제1 변경신호와 상기 아날로그 신호와 차이값을 예정된 비율로 증폭하는 제1 MDAC 회로부; 상기 제1 MDAC 회로부에서 증폭된 신호를 예정된 제2 비트수만큼 제2 디지털 신호로 변경하는 제2 ADC 회로; 상기 제2 디지털 신호를 아날로그 값으로 변경한 제2 변경신호와 상기 제1 MDAC 회로부의 출력값과의 차이값을 예정된 비율로 증폭하는 제2 MDAC 회로부; 상기 제2 MDAC 회로부에서 출력되는 증폭된 신호를 예정된 제3 비트수만큼 제3 디지털 신호로 변경하는 제3 ADC 회로; 및 상기 제1 MDAC 회로부와 상기 제2 MDAC 회로부의 증폭동작을 위해 공통으로 사용되는 공통 증폭회로부를 구비하되, 상기 공통 증폭회로부는 상기 제1 MDAC 회로부에 적용될 때와 상기 제2 MDAC 회로부에 적용되는 경우 각각 서로 다른 소모전류를 사용하면서 동작하는 아날로그 디지털 변환회로를 제공한다. |
|---|---|
| Int. CL | H03M 1/12 (2006.01) |
| CPC | |
| 출원번호/일자 | 1020110049807 (2011.05.25) |
| 출원인 | 에스케이하이닉스 주식회사, 서강대학교산학협력단 |
| 등록번호/일자 | 10-1162719-0000 (2012.06.28) |
| 공개번호/일자 | |
| 공고번호/일자 | (20120705) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 등록 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2011.05.25) |
| 심사청구항수 | 24 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 에스케이하이닉스 주식회사 | 대한민국 | 경기도 이천시 |
| 2 | 서강대학교산학협력단 | 대한민국 | 서울특별시 마포구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 황원석 | 대한민국 | 경기도 이천시 |
| 2 | 이승훈 | 대한민국 | 서울특별시 용산구 |
| 3 | 송정은 | 대한민국 | 서울특별시 강서구 |
| 4 | 황동현 | 대한민국 | 서울특별시 마포구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 특허법인이룸 | 대한민국 | 서울시 서초구 사평대로 ***, *층(반포동) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 에스케이하이닉스 주식회사 | 경기도 이천시 | |
| 2 | 서강대학교산학협력단 | 서울특별시 마포구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2011.05.25 | 수리 (Accepted) | 1-1-2011-0393258-40 |
| 2 | 보정요구서 Request for Amendment |
2011.05.26 | 발송처리완료 (Completion of Transmission) | 1-5-2011-0046351-32 |
| 3 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2011.06.23 | 수리 (Accepted) | 1-1-2011-0477332-79 |
| 4 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2012.04.06 | 수리 (Accepted) | 4-1-2012-5073964-60 |
| 5 | 선행기술조사의뢰서 Request for Prior Art Search |
2012.04.12 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 6 | 선행기술조사보고서 Report of Prior Art Search |
2012.05.25 | 수리 (Accepted) | 9-1-2012-0041822-79 |
| 7 | 등록결정서 Decision to grant |
2012.06.07 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0330432-60 |
| 8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2012.12.24 | 수리 (Accepted) | 4-1-2012-5270171-92 |
| 9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.04.27 | 수리 (Accepted) | 4-1-2015-5055330-26 |
| 10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
| 11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 아날로그 신호를 입력받아 예정된 제1 비트수만큼 제1 디지털 신호를 변경하는 제1 ADC 회로;상기 제1 디지털 신호를 아날로그 값으로 변경한 제1 변경신호와 상기 아날로그 신호와 차이값을 예정된 비율로 증폭하는 제1 MDAC 회로부;상기 제1 MDAC 회로부에서 증폭된 신호를 예정된 제2 비트수만큼 제2 디지털 신호로 변경하는 제2 ADC 회로;상기 제2 디지털 신호를 아날로그 값으로 변경한 제2 변경신호와 상기 제1 MDAC 회로부의 출력값과의 차이값을 예정된 비율로 증폭하는 제2 MDAC 회로부;상기 제2 MDAC 회로부에서 출력되는 증폭된 신호를 예정된 제3 비트수만큼 제3 디지털 신호로 변경하는 제3 ADC 회로; 및상기 제1 MDAC 회로부와 상기 제2 MDAC 회로부의 증폭동작을 위해 공통으로 사용되는 공통 증폭회로부를 구비하되, 상기 공통 증폭회로부는 상기 제1 MDAC 회로부에 적용될 때와 상기 제2 MDAC 회로부에 적용되는 경우 각각 서로 다른 소모전류를 사용하면서 동작하는 아날로그 디지털 변환회로 |
| 2 |
2 제 1 항에 있어서,상기 공통 증폭회로부는입력신호를 증폭하는 제1 증폭회로와, 상기 제1 증폭회로의 증폭신호를 증폭하는 제2 증폭회로를 구비하는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 3 |
3 제 2 항에 있어서,상기 제1 증폭회로는제1 전류량을 제공하기 위한 제1 전류경로와 제2 전류량을 제공하기 위한 제2 전류경로를 구비하는 로드부;상기 제1 변경신호와 상기 아날로그 신호의 차이값을 입력받아 상기 로드부에서 전달되는 전류량을 조절함으로서 증폭하기 위한 제1 입력부;상기 제2 변경신호와 상기 제1 MDAC 회로부의 출력값의 차이값을 입력받아 상기 로드부에서 전달되는 전류량을 조절함으로서 증폭하기 위한 제2 입력부; 및상기 제1 입력부 또는 상기 제2 입력부에서 제공되는 정전류를 제3 및 제4 전류경로 또는 이 둘 중 하나를 통해 흘려보내는 것이 특징인 정전류부를 구비하는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 4 |
4 제 3 항에 있어서,상기 제1 입력부는상기 제1 변경신호와 상기 아날로그 신호의 차이값을 게이트로 입력받는 제1 트랜지스터; 및제1 스위칭 신호에 응답하여 턴온되며, 상기 제1 트랜지스터와 직렬로 연결된 제1 스위치를 구비하고, 상기 제2 입력부는상기 제2 변경신호와 상기 제1 MDAC 회로부의 출력값의 차이값을 게이트로 입력받으며 상기 제1 트랜지스터와 병렬로 배치된 제2 트랜지스터; 및상기 제1 스위칭 신호에 반대의 위상을 가지는 제2 스위칭 신호에 응답하여 턴온되며, 상기 제2 트랜지스터와 직렬로 연결된 제2 스위치를 구비하는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 5 |
5 제 4 항에 있어서,상기 제1 스위칭 신호와 제2 스위칭신호는 서로 반대의 위상을 가지며, 예정된 부분이 겹치는 활성화 구간이 존재하는 것을 특징인 아날로그 디지털 변환회로 |
| 6 |
6 제 3 항에 있어서,상기 로드부는상기 제1 전류경로를 위한 제1 트랜지스터; 및상기 제2 전류경로를 위해 직렬연결되며, 상기 제1 트랜지스터와 병렬로 배치된 제2 및 제3 트랜지스터를 구비하며, 상기 제3 트랜지스터는 스위칭 신호에 의해 선택적으로 턴온되는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 7 |
7 제 4 항에 있어서,상기 정전류부는상기 제3 전류경로를 위한 제4 트랜지스터; 및상기 제4 전류경로를 위해 직렬연결되며, 상기 제4 트랜지스터와 병렬로 배치된 제5 및 제6 트랜지스터를 구비하며, 상기 제5 트랜지스터는 상기 스위칭신호의 반전신호에 의해 선택적으로 턴온되는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 8 |
8 제 6 항에 있어서,제1 전류경로를 통해 제공되는 정전류는 상기 제3 전류경로를 통해 전달시키는 정전류량과 같고, 상기 제2 전류경로를 통해 제공되는 정전류는 상기 제4 전류경로를 통해 전달시키는 정전류량과 같은 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 9 |
9 제 6 항에 있어서,상기 제1 전류경로와 제2 전류경로에 의해 각각 예정된 동작전류의 85%와 15%의 비율로 전류량이 전달되는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 10 |
10 제 7 항에 있어서,상기 제3 전류경로와 제4 전류경로에 의해 각각 예정된 동작전류의 85%와 15%의 비율로 전류량이 전달되는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 11 |
11 제 1 항에 있어서,제1 내지 제3 비트수는 같은 비트수인 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 12 |
12 제 2 항에 있어서,제2 증폭회로는 제1 전류량을 제공하기 위한 제1 전류경로와 제2 전류량을 제공하기 위한 제2 전류경로를 구비하는 로드부;상기 제1 증폭회로에서 증폭된 신호를 입력받아, 상기 로드부에서 전달되는 전류량을 조절함으로서 상기 제1 증폭회로에서 증폭된 신호를 증폭하기 위한 입력부; 및상기 입력부에서 제공되는 정전류를 제3 전류경로 및 제4 전류경로를 통해 또는 이 둘 중 하나를 통해 흘려보내기 위한 정전류부를 구비하는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 13 |
13 제 12 항에 있어서,상기 로드부는상기 제1 전류경로를 위한 제1 트랜지스터; 및상기 제2 전류경로를 위해 직렬연결되며, 상기 제1 트랜지스터와 병렬로 배치된 제2 및 제3 트랜지스터를 구비하며, 상기 제3 트랜지스터는 스위칭 신호에 의해 선택적으로 턴온되는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 14 |
14 제 13 항에 있어서,상기 정전류부는상기 제3 전류경로를 위한 제4 트랜지스터; 및상기 제4 전류경로를 위해 직렬연결되며, 상기 제4 트랜지스터와 병렬로 배치된 제5 및 제6 트랜지스터를 구비하며, 상기 제5 트랜지스터는 상기 스위칭신호의 반전신호에 의해 선택적으로 턴온되는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 15 |
15 제 1 항에 있어서,상기 공통 증폭회로는제1 전류량을 제공하기 위한 제1 전류경로와 제2 전류량을 제공하기 위한 제2 전류경로를 구비하는 로드부;상기 아날로그 신호와 상기 제1 변경신호와의 차이값을 입력받아 상기 로드부에서 전달되는 전류량을 조절함으로서 증폭하기 위한 제1 입력부;상기 제2 변경신호와 상기 제1 MDAC 회로부의 출력값의 차이값을 입력받아 상기 로드부에서 전달되는 전류량을 조절함으로서 증폭하기 위한 제2 입력부; 및상기 제1 입력부 또는 상기 제2 입력부에서 제공되는 정전류를 제3 및 제4 전류경로 또는 이 둘 중 하나를 통해 흘려보내는 것이 특징인 정전류부를 구비하는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 16 |
16 제 15 항에 있어서,상기 제1 입력부는상기 아날로그 신호와 상기 제1 변경신호와의 차이값을 게이트로 입력받는 제1 트랜지스터; 및제1 스위칭 신호에 응답하여 턴온되며, 상기 제1 트랜지스터와 직렬로 연결된 제1 스위치를 구비하고, 상기 제2 입력부는상기 제2 변경신호와 상기 제1 MDAC 회로부의 출력값의 차이값을 게이트로 입력받으며 상기 제1 트랜지스터와 병렬로 배치된 제2 트랜지스터; 및상기 제1 스위칭 신호에 반대의 위상을 가지는 제2 스위칭 신호에 응답하여 턴온되며, 상기 제2 트랜지스터와 직렬로 연결된 제2 스위치를 구비하는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 17 |
17 제 15 항에 있어서,상기 제1 스위칭 신호와 제2 스위칭신호는 서로 반대의 위상을 가지며, 예정된 부분이 겹치는 구간이 존재하는 것이 특징인 아날로그 디지털 변환회로 |
| 18 |
18 제 15 항에 있어서,상기 로드부는상기 제1 전류경로를 위한 제1 트랜지스터; 및상기 제2 전류경로를 위해 직렬연결되며, 상기 제1 트랜지스터와 병렬로 배치된 제2 및 제3 트랜지스터를 구비하며, 상기 제3 트랜지스터는 스위칭 신호에 의해 선택적으로 턴온되는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 19 |
19 제 18 항에 있어서,상기 정전류부는상기 제3 전류경로를 위한 제4 트랜지스터; 및상기 제4 전류경로를 위해 직렬연결되며, 상기 제4 트랜지스터와 병렬로 배치된 제5 및 제6 트랜지스터를 구비하며, 상기 제5 트랜지스터는 상기 스위칭신호의 반전신호에 의해 선택적으로 턴온되는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 20 |
20 제 19 항에 있어서,제1 전류경로를 통해 제공되는 정전류는 상기 제3 전류경로를 통해 전달시키는 정전류량과 같고, 상기 제2 전류경로를 통해 제공되는 정전류는 상기 제4 전류경로를 통해 전달시키는 정전류량과 같은 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 21 |
21 제 20 항에 있어서,상기 제1 전류경로와 제2 전류경로에 의해 각각 예정된 동작전류의 85%와 15%의 비율로 전류량이 전달되는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 22 |
22 제 20 항에 있어서,상기 제3 전류경로와 제4 전류경로에 의해 각각 예정된 동작전류의 85%와 15%의 비율로 전류량이 전달되는 것을 특징으로 하는 아날로그 디지털 변환회로 |
| 23 |
23 제1 전류량을 제공하기 위한 제1 전류경로와 제2 전류량을 제공하기 위한 제2 전류경로를 구비하는 제1 로드부;제1 아날로그 신호를 입력받아 상기 로드부에서 전달되는 전류량을 조절함으로서 상기 제1 아날로그 신호를 증폭하기 위한 제1 입력부;제2 아날로그 신호를 입력받아 상기 로드부에서 전달되는 전류량을 조절함으로서 상기 제2 아날로그 신호를 증폭하기 위한 제2 입력부; 및상기 제1 입력부 또는 상기 제2 입력부에서 제공되는 정전류를 제3 및 제4 전류경로 또는 이 둘 중 하나를 통해 흘려보내는 제1 정전류부를 구비하는 증폭회로 |
| 24 |
24 제 23 항에 있어서,제5 전류량을 제공하기 위한 제5 전류경로와 제6 전류량을 제공하기 위한 제6 전류경로를 구비하는 제2 로드부;상기 제1 입력부 또는 제2 입력부에서 전달된 신호에 응답하여 상기 로드부에서 전달되는 전류량을 조절함으로서 증폭하는 위한 제3 입력부; 및상기 제3 입력부에서 제공되는 정전류를 제7 전류경로 및 제8 전류경로를 통해 또는 이 둘 중 하나를 통해 흘려보내기 위한 제2 정전류부를 더 구비하는 것을 특징으로 하는 증폭회로 |
| 지정국 정보가 없습니다 |
|---|
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| 1 | CN102801420 | CN | 중국 | FAMILY |
| 2 | US08749423 | US | 미국 | FAMILY |
| 3 | US20120299758 | US | 미국 | FAMILY |
DOCDB 패밀리 정보
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| 1 | CN102801420 | CN | 중국 | DOCDBFAMILY |
| 2 | US2012299758 | US | 미국 | DOCDBFAMILY |
| 3 | US8749423 | US | 미국 | DOCDBFAMILY |
| 국가 R&D 정보가 없습니다. |
|---|
| 공개전문 정보가 없습니다 |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1162719-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20110525 출원 번호 : 1020110049807 공고 연월일 : 20120705 공고 번호 : 특허결정(심결)연월일 : 20120607 청구범위의 항수 : 24 유별 : H03M 1/12 발명의 명칭 : 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 존속기간(예정)만료일 : |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 에스케이하이닉스 주식회사 경기도 이천시... |
| 1 |
(권리자) 서강대학교산학협력단 서울특별시 마포구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 981,000 원 | 2012년 06월 29일 | 납입 |
| 제 4 년분 | 금 액 | 568,000 원 | 2015년 05월 21일 | 납입 |
| 제 5 년분 | 금 액 | 568,000 원 | 2016년 05월 20일 | 납입 |
| 제 6 년분 | 금 액 | 568,000 원 | 2017년 05월 26일 | 납입 |
| 제 7 년분 | 금 액 | 1,012,000 원 | 2018년 05월 21일 | 납입 |
| 제 8 년분 | 금 액 | 1,012,000 원 | 2019년 05월 27일 | 납입 |
| 제 9 년분 | 금 액 | 1,012,000 원 | 2020년 05월 26일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2011.05.25 | 수리 (Accepted) | 1-1-2011-0393258-40 |
| 2 | 보정요구서 | 2011.05.26 | 발송처리완료 (Completion of Transmission) | 1-5-2011-0046351-32 |
| 3 | [출원서등 보정]보정서 | 2011.06.23 | 수리 (Accepted) | 1-1-2011-0477332-79 |
| 4 | 출원인정보변경(경정)신고서 | 2012.04.06 | 수리 (Accepted) | 4-1-2012-5073964-60 |
| 5 | 선행기술조사의뢰서 | 2012.04.12 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 6 | 선행기술조사보고서 | 2012.05.25 | 수리 (Accepted) | 9-1-2012-0041822-79 |
| 7 | 등록결정서 | 2012.06.07 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0330432-60 |
| 8 | 출원인정보변경(경정)신고서 | 2012.12.24 | 수리 (Accepted) | 4-1-2012-5270171-92 |
| 9 | 출원인정보변경(경정)신고서 | 2015.04.27 | 수리 (Accepted) | 4-1-2015-5055330-26 |
| 10 | 출원인정보변경(경정)신고서 | 2017.01.11 | 수리 (Accepted) | 4-1-2017-5005781-67 |
| 11 | 출원인정보변경(경정)신고서 | 2019.01.22 | 수리 (Accepted) | 4-1-2019-5014626-89 |
| 기술번호 | KST2014046468 |
|---|---|
| 자료제공기관 | NTB |
| 기술공급기관 | |
| 기술명 | 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 |
| 기술개요 |
본 발명은 전류소모를 최적화할 수 있는 파이프라인 구조의 아날로그 디지털 변환회로를 제공한다. 이를 위해 본 발명은 아날로그 신호를 입력받아 예정된 제1 비트수만큼 제1 디지털 신호를 변경하는 제1 ADC 회로; 상기 제1 디지털 신호를 아날로그 값으로 변경한 제1 변경신호와 상기 아날로그 신호와 차이값을 예정된 비율로 증폭하는 제1 MDAC 회로부; 상기 제1 MDAC 회로부에서 증폭된 신호를 예정된 제2 비트수만큼 제2 디지털 신호로 변경하는 제2 ADC 회로; 상기 제2 디지털 신호를 아날로그 값으로 변경한 제2 변경신호와 상기 제1 MDAC 회로부의 출력값과의 차이값을 예정된 비율로 증폭하는 제2 MDAC 회로부; 상기 제2 MDAC 회로부에서 출력되는 증폭된 신호를 예정된 제3 비트수만큼 제3 디지털 신호로 변경하는 제3 ADC 회로; 및 상기 제1 MDAC 회로부와 상기 제2 MDAC 회로부의 증폭동작을 위해 공통으로 사용되는 공통 증폭회로부를 구비하되, 상기 공통 증폭회로부는 상기 제1 MDAC 회로부에 적용될 때와 상기 제2 MDAC 회로부에 적용되는 경우 각각 서로 다른 소모전류를 사용하면서 동작하는 아날로그 디지털 변환회로를 제공한다. |
| 개발상태 | 기술개발진행중 |
| 기술의 우수성 | |
| 응용분야 | 증폭기 |
| 시장규모 및 동향 | |
| 희망거래유형 | 라이센스 |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제고유번호 | 1415115183 |
|---|---|
| 세부과제번호 | C1090-1101-0003 |
| 연구과제명 | 아날로그 IP 설계기술 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 정보통신산업진흥원 |
| 연구주관기관명 | 서강대학교 산학협력단 |
| 성과제출연도 | 2011 |
| 연구기간 | 201006~201312 |
| 기여율 | 1 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
| 과제고유번호 | 1415123314 |
|---|---|
| 세부과제번호 | H0301-12-1007 |
| 연구과제명 | 차세대 융·복합 시스템용 아날로그IP 핵심설계기술개발 |
| 성과구분 | 등록 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 정보통신산업진흥원 (NIPA) |
| 연구주관기관명 | 서강대학교산학협력단 |
| 성과제출연도 | 2012 |
| 연구기간 | 201006~201312 |
| 기여율 | 1 |
| 연구개발단계명 | 기타 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020120138825] | ESD 보호회로 | 새창보기 |
|---|---|---|
| [1020120131674] | 다상 스위칭 기반의 Ｃｌａｓｓ-Ｄ 출력단 회로 | 새창보기 |
| [1020120129957] | 이중채널 ＳＡＲ 및 플래쉬 ＡＤＣ를 이용한 하이브리드 파이프라인 ＡＤＣ | 새창보기 |
| [1020120128877] | ESD 보호회로 | 새창보기 |
| [1020120123624] | 레인지 스케일링을 이용한 SAR ADC | 새창보기 |
| [1020120123502] | 전력 ＭＯＳＦＥＴ 및 이의 제조 방법 | 새창보기 |
| [1020120115412] | 응답 특성을 향상시키는 벅 변환기 | 새창보기 |
| [1020120114380] | ＥＳＤ 보호회로 | 새창보기 |
| [1020120114301] | 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터 | 새창보기 |
| [1020120110439] | ＥＳＤ 보호회로 | 새창보기 |
| [1020120105384] | 낮은 트리거 전압과 높은 홀딩 전압 특성을 가지는 정전기 방전 보호소자 | 새창보기 |
| [1020120084097] | 발광 다이오드 조명 구동 장치 및 방법 | 새창보기 |
| [1020120070923] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
| [1020120070677] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
| [1020120070676] | 반도체 소자의 안티퓨즈 및 그 제조 방법 | 새창보기 |
| [1020120060401] | 복수 개의 램프 신호를 사용하는 다중 스텝 구조의 ＡＤＣ 및 이를 이용한 아날로그－디지털 변환 방법 | 새창보기 |
| [1020120054851] | 전압 레벨 쉬프터 | 새창보기 |
| [1020120054849] | 전류 감지 및 적응적 기준 전압 제어를 이용한 전류 공급 장치 | 새창보기 |
| [1020120052537] | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
| [1020120039957] | 타임 인터리브드 전처리 증폭 장치 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
| [1020120029860] | 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법 | 새창보기 |
| [1020120025574] | 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 ＣＭＯＳ 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 | 새창보기 |
| [1020120024299] | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | 새창보기 |
| [1020120006518] | 정전식 터치센서 | 새창보기 |
| [1020120005253] | 입력 샘플링 시간 부정합을 최소화한 이중 채널 ＡＤＣ | 새창보기 |
| [1020120005252] | 채널 간 부정합 문제를 최소화한 ４채널 파이프라인 ＳＡＲ ＡＤＣ | 새창보기 |
| [1020110131223] | 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자 | 새창보기 |
| [1020110120542] | 위상 주파수 검출 방법 및 장치 | 새창보기 |
| [1020110120541] | 적응형 등화기 및 그 제어 방법 | 새창보기 |
| [1020110119776] | 비휘발성 메모리 소자를 포함하는 다치 논리 장치 | 새창보기 |
| [1020110112308] | 정전기 방전 보호 장치 | 새창보기 |
| [1020110112304] | 정전기 방전 보호 장치 | 새창보기 |
| [1020110112043] | 다중 출력을 위한 전류 공급 장치 | 새창보기 |
| [1020110103277] | 아날로그-디지털 변환 장치 및 방법 | 새창보기 |
| [1020110095443] | 유에스비 주변 장치 및 그의 송신 전력 감소 방법 | 새창보기 |
| [1020110092954] | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | 새창보기 |
| [1020110090495] | 비대칭 Ｈ형 전기기계 메모리 소자 | 새창보기 |
| [1020110090485] | 비대칭 Ｔ형 전기기계 메모리 소자 | 새창보기 |
| [1020110087847] | 논리 장치 및 논리 장치의 동작 방법 | 새창보기 |
| [1020110082933] | 저전력 고속의 송수신 장치 | 새창보기 |
| [1020110082461] | ＥＭＩ 감소를 위한 액정 표시 장치의 내부 패널 인터페이스 장치 | 새창보기 |
| [1020110080686] | ＥＳＤ 보호소자 | 새창보기 |
| [1020110077687] | 발광 다이오드 구동 장치 및 방법 | 새창보기 |
| [1020110071900] | ＥＳＤ 보호소자 | 새창보기 |
| [1020110066884] | 전류 감지를 이용한 전류 공급 장치 | 새창보기 |
| [1020110064286] | ＥＳＤ 보호소자 | 새창보기 |
| [1020110061381] | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 | 새창보기 |
| [1020110058285] | 오프셋 전압 보상 기능을 갖는 발광 다이오드 구동 장치 | 새창보기 |
| [1020110057378] | 조명구동장치 | 새창보기 |
| [1020110057375] | 디지털 출력의 오차를 보정하는 방법 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
| [1020110056421] | ＣＤＳ를 이용한 ＡＤＣ 및 이를 이용한 ＡＤ 변환방법 | 새창보기 |
| [1020110049807] | 증폭회로 및 그를 구비한 아날로그 디지털 변환회로 | 새창보기 |
| [1020110040171] | 광대역 가변 입력신호를 처리할 수 있는 아날로그 디지털 변환기 | 새창보기 |
| [1020110038934] | 두 채널간에 증폭기 공유기법을 이용한 ＡＤＣ | 새창보기 |
| [1020100127357] | 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터 | 새창보기 |
| [1020100113653] | 터널링 전계효과 트랜지스터를 이용한 1Ｔ 디램 셀 소자 (CAPACITORLESS 1T DRAM CELL DEVICE USING TUNNELING FIELD EFFECT TRANSISTOR) | 새창보기 |
| [1020100060057] | 전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치 (Integrator with current sharing, Sigma-delta analog digital converter with current sharing, Sensor device with current sharing) | 새창보기 |
| [1020100030976] | 저전력 응용을 위한 터널링 전계효과 트랜지스터 (TUNNELING FIELD EFFECT TRANSISTOR FOR LOW POWER APPLICATIONS) | 새창보기 |
| [1020100018154] | 광대역 디지털 주파수 합성기 | 새창보기 |
| [1020100011084] | CMOS 이미지 센서 | 새창보기 |
| [1020090121167] | 비선형 싱글 슬로프 아날로그 디지털 변환기, 이를 이용한 이미지 센서 장치, 이를 이용한 온도 센서 장치, 및 비선형 싱글 슬로프 아날로그 디지털 변환 방법 | 새창보기 |
| [1020090082268] | 고유전율막을 갖는 터널링 전계효과 트랜지스터(TUNNELING FIELD EFFECT TRANSISTOR HAVING HIGH-K DIELECTRIC LAYER) | 새창보기 |
| [1020090073823] | Ｍ－ＰＡＭ 시그널링 방법 및 그에 따른 Ｍ－ＰＡＭ 드라이버, 수신기(M-PAM SIGNALLING METHOD AND M-PAM DRIVER AND RECEIVER THEREOF) | 새창보기 |
| [1020090039551] | 아날로그/디지털 변환기 용 저전력 저역입력 잡음 비교기 회로 | 새창보기 |
| [1020090039419] | 저전압 용 디지털 차동 신호 송신기 회로 | 새창보기 |
| [1020080106937] | 동작영역이 넓은 디지털제어발진기 | 새창보기 |
중요키워드
| [KST2014012587][한국전기연구원] | 배전계통의 지락/단락 발생 시험 장치 | 새창보기 |
|---|---|---|
| [KST2019006800][한국전력공사] | 발전기 회전자 층간단락 진단 장치 및 그 방법 | 새창보기 |
| [KST2016005069][한국전기연구원] | 피드백 전압 샘플앤홀드 방법(METHOD OF SAMPLE AND HOLD OF FEEDBACK VOLTAGE) | 새창보기 |
| [KST2015012366][충북대학교] | 경사형 아날로그-디지털 변환기 | 새창보기 |
| [KST2019003772][한국전자통신연구원] | 압축 센싱 신호의 처리 방법 및 장치 | 새창보기 |
| [KST2016012495][한국표준과학연구원] | 다중 채널 아날로그-디지털 변환기의 채널 응답 측정 방법 및 채널 왜곡 보상 방법(MULTI-CHANNEL ADC AND CHANNEL DISTORTION COMPENSATION METHOD OF THE SAME) | 새창보기 |
| [KST2014042855][동국대학교] | 비선형 싱글 슬로프 아날로그 디지털 변환기, 이를 이용한 이미지 센서 장치, 이를 이용한 온도 센서 장치, 및 비선형 싱글 슬로프 아날로그 디지털 변환 방법 | 새창보기 |
| [KST2019001597][서울시립대학교] | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | 새창보기 |
| [KST2014009599][한양대학교] | 진동 신호를 이용한 회전 기계의 진단 시스템 및 그 진단 방법 | 새창보기 |
| [KST2019009112][한국전력공사] | 신호 변환기, 이를 이용한 부분방전 진단 장치 및 부분방전 진단 시뮬레이션 장치 | 새창보기 |
| [KST2014042859][동국대학교] | ＣＤＳ를 이용한 ＡＤＣ 및 이를 이용한 ＡＤ 변환방법 | 새창보기 |
| [KST2014011485][한국과학기술원] | 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법 | 새창보기 |
| [KST2015011286][고려대학교] | 시간 인터리브드 아날로그 디지털 변환기 | 새창보기 |
| [KST2019008137][한국전력공사] | 초음파를 이용한 변압기 감시 장치 | 새창보기 |
| [KST2019012806][서울대학교] | 아날로그 디지털 변환 장치 | 새창보기 |
| [KST2014029961][인하대학교] | 바이스테이블 회로를 이용한 아날로그/디지털 변환기 및 방법 | 새창보기 |
| [KST2014041320][포항공과대학교 산학협력단] | 전력 소모를 줄이고 비교의 안정성을 보장하는 시간 영역 전압 비교기 | 새창보기 |
| [KST2014042972][동국대학교] | 아날로그-디지털 변환 장치 및 방법 | 새창보기 |
| [KST2019006821][한국전력공사] | 다중접지계통의 접지저항 자동측정장치 및 그 측정방법 | 새창보기 |
| [KST2014046446][서강대학교] | 광대역 가변 입력신호를 처리할 수 있는 아날로그 디지털 변환기 | 새창보기 |
| [KST2019012879][서울대학교] | 아날로그 디지털 변환 장치 및 이를 포함하는 마이크 | 새창보기 |
| [KST2019001710][한국전자기술연구원] | 센서 응용을 위한 적응형 A/D 변환시간을 운용하는 고정밀 알고리즈믹 ADC | 새창보기 |
| [KST2014011334][숭실대학교] | 쇼핑지원 기능을 갖는 선발단말장치 및 쇼핑지원시스템 | 새창보기 |
| [KST2019006858][한국전력공사] | 운전중인 변압기 중성점 리액터의 열화진단장치 | 새창보기 |
| [KST2014024076][인하대학교] | 디지털 레인지 디텍터 회로를 이용한 아날로그 - 디지털 변환기 | 새창보기 |
| [KST2016013582][한양대학교] | 아날로그-디지털 변환 제어 장치 및 그 제어 방법(APPARATUS FOR CONTROLLING ANALOG-TO-DIGITAL CONVERTER AND METHOD THEREOF) | 새창보기 |
| [KST2014034384][서강대학교] | 레인지―스케일링 기법이 적용된 파이프라인 구조의 ＡＤＣ (Analog-to-Digital Converter using range-scaling method) | 새창보기 |
| [KST2014028494][한국전자기술연구원] | 알고리즈믹 아날로그/디지털 변환기의 커패시터간 부정합 오차 보정 방법 및 그 장치 | 새창보기 |
| [KST2014031359][한국발명진흥회] | 알고리즘 아날로그-디지털 변환기 | 새창보기 |
| [KST2016014661][충남대학교] | 신호 처리 장치 및 방법(APPARATUS AND METHOD FOR PROCESSING SIGNAL) | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|