| 1 |
1
ASK(Amplitude Shift Keying) 변조신호를 입력받아 반파 정류하기 위한 반파 정류부;상기 반파 정류부에서 반파 정류된 신호의 위상을 반전하고, 일정한 DC 전압 레벨로 변환하기 위한 전압 반전부;히스테리시스 구간 조절 가능한 비교기를 구비하며, 상기 히스테리시스 구간을 제어하는 방식으로 상기 전압 반전부에서 출력된 신호를 표본화하는 동시에 일부 복조하는 표본화 및 복조부;고정된 히스테리시스 구간을 가지며, 상기 ASK 변조신호를 직접 표본화하여 펄스 형태의 신호로 출력하는 표본화부; 및상기 표본화부에서 출력되는 신호를 이용하여 상기 표본화 및 복조부에서 출력되는 신호를 완전하게 복조하는 복조부를 포함하는 자가 표본화 기법을 이용하는 저전력 ASK 복조 장치
|
| 2 |
2
제1항에 있어서,상기 표본화 및 복조부는 제1 슈미트 트리거를 포함하여 구성되는 것을 특징으로 하는 자가 표본화 기법을 이용하는 저전력 ASK 복조 장치
|
| 3 |
3
제2항에 있어서,상기 제1 슈미트 트리거는소스가 제1전원에 연결되고, 게이트는 상기 제1 슈미트 트리거의 입력단에 연결되며, 드레인은 제 1 노드에 연결되는 첫번째 PMOS FET;소스가 상기 제 1 노드에 연결되고, 게이트는 상기 입력단에 연결되며, 드레인은 상기 제1 슈미트 트리거의 출력단에 연결되는 두번째 PMOS FET;소스가 제 2 노드에 연결되고, 게이트는 상기 입력단에 연결되며, 드레인은 상기 출력단에 연결되는 첫번째 NMOS FET;소스가 접지노드에 연결되고, 게이트는 상기 입력단에 연결되며, 드레인은 상기 제 2 노드에 연결되는 두번째 NMOS FET;소스가 상기 제 1 노드에 연결되고 게이트는 상기 출력단에 연결되며, 드레인은 접지노드에 연결되는 세번째 PMOS FET;상기 세번째 PMOS FET의 소스단과 드레인단 사이에 병렬로 연결되고, 각각의 게이트가 2X1 멀티플렉서에 연결되어 있으며, 하나 이상의 진폭을 갖는 ASK 변조신호를 처리하기 위하여 상기 제1 슈미트 트리거의 히스테리시스 구간을 조절하는 하나 이상의 트랜지스터들; 디지털 조절 비트 신호에 의해 상기 트랜지스터들의 게이트들을 상기 제 1 전원과 상기 제1 슈미트 트리거의 출력단 사이에서 스위칭되게 하는 2X1 멀티플렉서; 및소스가 상기 제 2 노드에 연결되고, 게이트는 상기 출력단에 연결되며, 드레인은 상기 제 1 전원에 연결된 세번째 NMOS FET를 포함하여 구성되는 것을 특징으로 하는 자가 표본화 기법을 이용하는 저전력 ASK 복조 장치
|
| 4 |
4
제3항에 있어서,상기 멀티플렉서는,제 1 입력단이 상기 출력단에 연결되고 제 2 입력단이 상기 디지털 조절 비트 신호에 연결되며, 출력단이 제 3 노드에 연결된 제 1 낸드(NAND);입력단이 상기 디지털 조절 비트 신호에 연결되며, 출력단이 제 4 노드에 연결된 인버터;제 1 입력단이 상기 제 4 노드에 연결되고 제 2 입력단이 상기 제 1 전원에 연결되며, 출력단은 제 5 노드에 연결된 제 2 낸드; 및제 1 입력단이 상기 제 3 노드에 연결되고 제 2 입력단이 상기 제 5 노드에 연결되며, 출력단은 상기 각 트랜지스터의 게이트에 연결된 제 3 낸드를 포함하여 구성되는 것을 특징으로 하는 자가 표본화 기법을 이용하는 저전력 ASK 복조 장치
|
| 5 |
5
삭제
|
| 6 |
6
제1항에 있어서,상기 표본화부는 제2 슈미트 트리거를 포함하여 구성되는 것을 특징으로 하는 자가 표본화 기법을 이용하는 저전력 ASK 복조 장치
|
| 7 |
7
제6항에 있어서,상기 제2 슈미트 트리거는,소스는 상기 제 1 전원에 연결되고, 게이트는 상기 제2 슈미트 트리거의 입력단에 연결되며, 드레인은 제 6 노드에 연결되는 네번째 PMOS FET;소스는 상기 제 6 노드에 연결되고, 게이트는 상기 제2 슈미트 트리거의 입력단에 연결되며, 드레인은 상기 제2 슈미트 트리거의 출력단에 연결되는 다섯번째 PMOS FET;드레인은 상기 제2 슈미트 트리거의 출력단에 연결되고, 게이트는 상기 제2 슈미트 트리거의 입력단에 연결되며, 소스는 제 7 노드에 연결되는 네번째 NMOS FET;드레인은 상기 제 7 노드에 연결되고, 게이트는 상기 제2 슈미트 트리거의 입력단에 연결되며, 소스는 접지노드에 연결되는 다섯번째 NMOS FET;소스는 상기 제 6 노드에 연결되고, 게이트는 상기 제2 슈미트 트리거의 출력단에 연결되며, 드레인은 접지노드에 연결되는 여섯번째 PMOS FET; 및소스는 상기 제 7 노드에 연결되고 게이트는 상기 제2 슈미트 트리거의 출력단에 연결되며, 드레인은 상기 제 1 전원에 연결되는 여섯번째 NMOS FET를 포함하는 것을 특징으로 하는 자가 표본화 기법을 이용하는 저전력 ASK 복조 장치
|
| 8 |
8
제1항에 있어서,상기 복조부는,제 1 입력이 상기 표본화 및 복조부의 출력단에 연결되고, 제 2 입력은 상기 표본화부의 출력단에 연결되는 D 플립플롭을 포함하는 것을 특징으로 하는 자가 표본화 기법을 이용하는 저전력 ASK 복조 장치
|
| 9 |
9
제1항에 있어서,상기 복조부는,상기 표본화 및 복조부에서 출력되는 신호를 입력으로 받고, 상기 표본화부에서 출력되는 신호를 클록신호로 하여, 상기 클록신호의 상승 에지(Rising edge)에서의 데이터 값을 출력으로 내보내는 에지 트리거(Edge trigger) 방식의 레지스터(Resistor)를 포함하는 것을 특징으로 하는 자가 표본화 기법을 이용하는 저전력 ASK 복조 장치
|
