| 1 |
1
아날로그 신호를 N(소정의 자연수임)비트의 디지털 신호로 변환하여 출력하는 아날로그 디지털 변환 장치에 있어서, 클록 신호를 시간 지연시키기 위한 제1 지연부 및 제2 지연부를 포함하는 지연 라인 - 상기 제1 지연부 및 상기 제2 지연부는 직렬 연결됨 -;상기 클록 신호 및 상기 지연 라인을 통해 출력되는 지연 클록 신호간의 위상 차를 검출하여 검출 신호를 생성하는 위상 검출부; 상기 검출 신호에 기초하여 상기 제1 지연부에 의한 제1 지연 시간을 제어하기 위한 제1 제어 신호를 생성하는 제1 지연 시간 제어부; 및 상기 검출 신호 및 상기 아날로그 신호에 기초하여 상기 제2 지연부에 의한 제2 지연 시간을 제어하기 위한 제2 제어 신호를 생성하는 제2 지연 시간 제어부를 포함하되, 상기 제2 지연 시간 제어부는 상기 검출 신호에 기초하여 N비트의 제2 디지털 신호를 생성하고, 상기 N비트의 제2 디지털 신호 및 상기 아날로그 신호에 기초하여 상기 제2 제어 신호를 생성하며, 상기 N비트의 제2 디지털 신호를 상기 변환된 N비트의 디지털 신호로서 출력하는 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 2 |
2
제1항에 있어서, 상기 제1 지연 시간 제어부는 상기 제2 지연 시간이 특정 값으로 고정된 상태에서, 상기 클록 신호 및 상기 지연 클록 신호의 위상이 동일하게 되도록 상기 제1 지연 시간을 제어하기 위한 상기 제1 제어 신호를 생성하는 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 3 |
3
제2항에 있어서, 상기 제2 지연 시간은 상기 제1 지연 시간 제어부에 의해 상기 제1 지연 시간의 제어가 완료된 후 상기 제2 제어 신호에 따라 제어되며, 상기 제2 지연 시간 제어부는 상기 클록 신호 및 상기 지연 클록 신호의 위상이 동일하게 되도록 상기 제2 지연 시간을 제어하기 위한 상기 제2 제어 신호를 생성하는 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 4 |
4
제1항에 있어서, 상기 제1 지연 시간 제어부는 상기 제2 지연 시간이 특정 값으로 고정된 상태에서 상기 제1 지연 시간을 제어하기 위한 상기 제1 제어 신호를 생성하되, 상기 검출 신호에 기초하여 N비트의 제1 디지털 신호를 생성하고, 상기 N비트의 제1 디지털 신호에 기초하여 상기 제1 제어 신호를 생성하는 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 5 |
5
제4항에 있어서, 상기 제1 지연 시간 제어부는 연속 근사(Successive Approximation) 방식에 따라 상기 N비트의 제1 디지털 신호를 생성하는 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 6 |
6
제5항에 있어서, 상기 제1 지연 시간 제어부는 상기 N비트의 제1 디지털 신호를 생성하는 제1 연속 근사 레지스터(SAR: Successive Approximation Register); 및상기 N비트의 제1 디지털 신호에 기초하여 상기 제1 제어 신호를 생성하는 제1 디지털 아날로그 변환기를 포함하는 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 7 |
7
제6항에 있어서, 상기 위상 검출부는 N회의 클록 사이클 동안 상기 클록 신호의 위상 및 상기 지연 클록 신호의 위상을 비교하여 1비트의 상기 검출 신호를 순차적으로 생성하고, 상기 제1 연속 근사 레지스터는 상기 순차적으로 생성된 1비트의 검출 신호를 최상위 비트로부터 최하위 비트 방향으로 저장하여 상기 N비트의 제1 디지털 신호를 생성하는 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 8 |
8
제1항에 있어서, 상기 제2 지연 시간 제어부는 상기 제1 지연 시간 제어부에 의해 상기 제1 지연 시간의 제어가 완료된 후, 연속 근사 방식에 따라 상기 N비트의 제2 디지털 신호를 생성하는 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 9 |
9
제8항에 있어서, 상기 제2 지연 시간 제어부는 상기 N비트의 제2 디지털 신호를 생성하는 제2 연속 근사 레지스터; 및상기 N비트의 제2 디지털 신호 및 상기 아날로그 신호에 기초하여 상기 제2 제어 신호를 생성하는 제2 디지털 아날로그 변환기를 포함하는 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 10 |
10
제9항에 있어서, 상기 위상 검출부는 N회의 클록 사이클 동안 상기 클록 신호의 위상 및 상기 지연 클록 신호의 위상을 비교하여 1비트의 상기 검출 신호를 순차적으로 생성하고, 상기 제2 연속 근사 레지스터는 상기 순차적으로 생성된 1비트의 검출 신호를 최상위 비트로부터 최하위 비트 방향으로 저장하여 상기 N비트의 제2 디지털 신호를 생성하고, 상기 N회의 클록 사이클의 종료 시점에 생성된 상기 N비트의 제2 디지털 신호를 상기 변환된 N비트의 디지털 신호로서 출력하는 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 11 |
11
제10항에 있어서, 상기 제2 디지털 아날로그 변환기는 상기 아날로그 신호를 샘플링하고, 상기 N비트의 제2 디지털 신호와 상기 샘플링된 아날로그 신호의 차이를 아날로그 변환하여 상기 제2 제어 신호를 생성하는 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 12 |
12
제1항에 있어서, 상기 제1 지연부 및 상기 제2 지연부는 전압 레벨에 따라 지연 시간의 제어가 가능한 적어도 하나의 지연 셀을 각각 포함하고, 상기 제1 제어 신호 및 상기 제2 제어 신호는 전압 신호인 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 13 |
13
직렬 연결된 제1 지연부 및 제2 지연부를 포함하는 지연 라인을 구비한 아날로그 디지털 변환 장치를 이용하여 아날로그 신호를 N(소정의 자연수임)비트의 디지털 신호로 변환하여 출력하는 방법에 있어서, 클록 신호 및 상기 지연 라인에 의해 상기 클록 신호가 시간 지연된 지연 클록 신호간의 위상 차를 검출하여 검출 신호를 생성하는 단계;상기 검출 신호에 기초하여 상기 제1 지연부에 의한 제1 지연 시간을 제어하기 위한 제1 제어 신호를 생성하는 단계; 상기 제1 지연부가 상기 제1 제어 신호에 기초하여 상기 제1 지연 시간을 조절하는 단계;상기 검출 신호에 기초하여 N비트의 제2 디지털 신호를 생성하고, 상기 N비트의 제2 디지털 신호 및 상기 아날로그 신호에 기초하여 상기 제2 지연부에 의한 제2 지연 시간을 제어하기 위한 제2 제어 신호를 생성하는 단계; 상기 제2 지연부가 상기 제2 제어 신호에 기초하여 상기 제2 지연 시간을 조절하는 단계; 및 상기 N비트의 제2 디지털 신호를 상기 변환된 N비트의 디지털 신호로서 출력하는 단계를 포함하는 것을 특징으로 하는 아날로그 디지털 변환 방법
|
