| 1 |
1
베이스 기재의 기판상에 수직형의 핀 구조로 형성되는 실리콘게르마늄 재질의 바디;상기 바디의 길이 방향의 좌우 측면에 형성되는 실리콘 재질의 소스(Source) 및 드레인(Drain); 및상기 바디의 상하 측면에 분리된 이중 구조 형태로 독립되게 형성되는 상부 게이트 및 하부 게이트를 포함하며,상기 상부 게이트 및 하부 게이트는 바디와 접하는 면으로부터 순차로 실리콘의 캡핑 층(Si capping layer)과, 게이트 옥사이드(Gate Oxide)를 더 구성하며,커패시터가 없는 디램 셀의 구성에서 하나의 트랜지스터로 동작하는 채널로 사용되는 상기 바디를 실리콘게르마늄을 사용하여 구성함으로써, 충격 이온화률이 향상되도록 하는 것을 특징으로 하는, 새로운 실리콘/실리콘게르마늄 이종 접합을 갖는 이중 HBT 기반의 커패시터가 없는 디램 셀
|
| 2 |
2
제1항에 있어서, 상기 바디는,충격 이온화률의 향상의 결과로부터 데이터 “1” 쓰기의 효율이 증가하고 센싱 마진이 향상되도록 기능하는 것을 특징으로 하는, 새로운 실리콘/실리콘게르마늄 이종 접합을 갖는 이중 HBT 기반의 커패시터가 없는 디램 셀
|
| 3 |
3
제1항에 있어서, 상기 바디는,실리콘게르마늄을 사용하여 구성함으로써, 가전자 대역에 생성되는 에너지 장벽에 의해 잉여 홀들의 보유시간(리텐션(retention) 특성)이 향상되도록 기능하는 것을 특징으로 하는, 새로운 실리콘/실리콘게르마늄 이종 접합을 갖는 이중 HBT 기반의 커패시터가 없는 디램 셀
|
| 4 |
4
제1항에 있어서, 상기 바디는,커패시터가 없는 디램 셀의 구성에서 하나의 트랜지스터에 존재하는 기생 BJT의 전류 이득을 향상시키기 위해 실리콘게르마늄을 사용하여 구성함으로써, 상기 실리콘 재질의 소스 및 드레인과 이중 헤테로 접합을 형성하는 것을 특징으로 하는, 새로운 실리콘/실리콘게르마늄 이종 접합을 갖는 이중 HBT 기반의 커패시터가 없는 디램 셀
|
| 5 |
5
제1항에 있어서,커패시터가 없는 디램 셀의 구성에서 소스 및 드레인에 실리콘을 사용하고, 바디에 실리콘게르마늄을 사용함으로써, 증가된 전자-홀-쌍의 생성과 형성되는 에너지 장벽을 이용한 동작 전압(래치 전압)을 줄일 수 있도록 기능하는 것을 특징으로 하는, 새로운 실리콘/실리콘게르마늄 이종 접합을 갖는 이중 HBT 기반의 커패시터가 없는 디램 셀
|
| 6 |
6
제1항에 있어서,커패시터가 없는 디램 셀의 구성에서 소스 및 드레인에 실리콘을 사용하고, 바디에 실리콘게르마늄을 사용함으로써, 밴드 갭 네로우잉 효과에 의해 전류 이득이 감소하고 성능이 열화 되는 현상을 막을 수 있도록 기능하는 것을 특징으로 하는, 새로운 실리콘/실리콘게르마늄 이종 접합을 갖는 이중 HBT 기반의 커패시터가 없는 디램 셀
|
