| 1 |
1
삭제
|
| 2 |
2
복수개의 코아를 포함하는 시스템 온 칩에서 상기 코아 간의 연결선 지연 고장을 점검 테스트하는 연결선 지연 고장 점검 제어기에 있어서,외부의 테스트 기기로부터 제공되는 테스트 클럭(TCK)과 상기 시스템 온 칩의 시스템 클럭(SCK)을 입력받으며, 연결선 지연 고장 점검 테스트 시 상기 테스트 클럭과 상기 시스템 클럭을 조합하여 연결선 지연 고장 점검 테스트용 클럭(Real_Clock)을 생성하여 출력하고 연결선 지연 고장 점검 테스트 이외의 테스트 시 상기 테스트 클럭을 출력하는 클럭생성부;상기 클럭생성부로부터 연결선 지연 고장 점검 테스트용 클럭 또는 테스트 클럭을 입력 받아 IEEE 1149
|
| 3 |
3
제2항에 있어서,상기 클럭생성부 및 상기 신호선택부는 연결선 지연 고장 점검 테스트가 진행 중인지를 판별하기 위한 지연 고장 점검 테스트 판별 신호(I
|
| 4 |
4
복수개의 이종 코아를 포함하는 시스템 온 칩에 있어서,제2항 또는 제3항에 기재된 연결선 지연 고장 점검 테스트 제어기;상기 연결선 지연 고장 점검 테스트 제어기에서 출력되는 IEEE 1149
|
| 5 |
5
제4항에 있어서, 상기 연결선 지연 고장 점검 테스트 제어기는 상기 IEEE 1149
|
| 6 |
6
제4항에 있어서, 상기 인터페이스 제어부에서 생성되는 신호 중 WRCK 신호는 상기 연결선 지연 고장 점검 테스트 제어기에서 생성되는 테스트 클럭(TCK) 또는 연결선 지연 고장 점검 테스트용 클럭(Real_Clock)을 그대로 출력하는 신호인 것을 특징으로 하는 시스템 온 칩
|
| 7 |
7
제4항에 있어서, 상기 인터페이스 제어부에서 생성되는 신호 중 WRSTN 신호는 상기 연결선 지연 고장 점검 테스트 제어기의 Reset 신호를 그대로 출력하는 신호인 것을 특징으로 하는 시스템 온 칩
|
| 8 |
8
제4항에 있어서, 상기 인터페이스 제어부에서 생성되는 신호 중 ShiftWR 신호는 상기 연결선 지연 고장 점검 테스트 제어기에서 출력되는 Shift_IR 신호와 Shift_DR 신호를 OR 게이트를 통해 결합한 신호인 것을 특징으로 하는 시스템 온 칩
|
| 9 |
9
제4항에 있어서, 상기 인터페이스 제어부에서 생성되는 신호 중 CaptureWR 신호는, 상기 연결선 지연 고장 점검 테스트 제어기에서 출력되는 Clock_IR 신호가 0인 상태일 때 Shift_IR 신호의 하강에지에서 상승에지가 발생하고 한 테스트 클럭동안 '1'의 값을 유지한 후 하강에지가 발생하는 신호 또는 Clock_DR 신호가 '0'인 상태일 때 Shift_DR 신호의 하강에지에서 상승에지가 발생하며 한 테스트 클럭동안 '1'의 값을 유지한 후 하강에지가 발생하는 신호인 것을 특징으로 하는 시스템 온 칩
|
| 10 |
10
제4항에 있어서, 상기 인터페이스 제어부에서 생성되는 신호 중 UpdateWR 신호는 상기 연결선 지연 고장 점검 테스트 제어기에서 출력되는 Update_IR 신호와 Update_DR 신호 또는 Update_IR 신호와 Late_Update_DR 신호를 OR 게이트를 통해 결합한 신호인 것을 특징으로 하는 시스템 온 칩
|
| 11 |
11
제4항에 있어서, 상기 인터페이스 제어부에서 생성되는 신호 중 SelectWIR 신호는 상기 연결선 지연 고장 점검 테스트 제어기에서 출력되는 Select_R 신호를 그대로 출력하는 신호인 것을 특징으로 하는 시스템 온 칩
|
| 12 |
11
제4항에 있어서, 상기 인터페이스 제어부에서 생성되는 신호 중 SelectWIR 신호는 상기 연결선 지연 고장 점검 테스트 제어기에서 출력되는 Select_R 신호를 그대로 출력하는 신호인 것을 특징으로 하는 시스템 온 칩
|
