| 1 |
1
외부로부터 입력된 시스템 클럭, 테스트 클럭, 테스트 모드 선택신호를 이용하여, 복수개의 코아를 포함하는 시스템 온 칩에서 상기 코아 간의 연결선 지연 고장을 테스트하는 연결선 지연 고장 테스트 제어기에 있어서,상기 테스트 클럭 및 테스트 모드 선택신호를 입력받아 IEEE 1149
|
| 2 |
2
제1항에 있어서,상기 탭제어부는, 상기 복수개의 코아 중 IEEE 1149
|
| 3 |
3
제1항에 있어서,상기 인에이블 신호 생성부는 연결선 지연 고장 테스트가 진행 중인지를 판별하기 위한 지연 고장 테스트 판별 신호를 입력받는 것을 특징으로 하는 연결선 지연 고장 테스트 제어기
|
| 4 |
4
제1항에 있어서,상기 테스트 클럭, 상기 탭제어부의 출력 신호, 제1 및 제2 멀티플렉서의 출력신호를 입력받아 IEEE P1500에 따른 코어를 테스트하기 위한 신호로 변환하는 래퍼 인터페이스 포트 제어부를 더 포함하는 것을 특징으로 하는 연결선 지연 고장 테스트 제어기
|
| 5 |
5
제4항에 있어서, 상기 래퍼 인터페이스 포트 제어부는,상기 탭제어부의 ShiftIR 신호와 ShiftDR 신호를 OR 게이트를 통해 결합한 ShiftWR 신호;상기 탭제어부의 UpdateIR 신호와 상기 제1 멀티플렉스의 출력 신호를 OR 게이트를 통해 결합한 UpdateWR 신호;상기 탭제어부의 리셋(Reset) 신호, 선택(Select) 신호를 각각 그대로 출력한 WRSTN 및 SelectWIR 신호;상기 탭제어부의 ClockIR, ShiftIR, ShiftDR 신호 및 상기 제2 멀티플렉서의 출력신호를 조합하여 Capture_IR 상태 및 Capture_DR 상태인 경우 1의 값을 갖고, 나머지 경우 0을 갖는 CaptureWR 신호; 및상기 탭제어부의 Capture_DR 상태일 경우 상기 테스트 클럭 및 ClockDR 신호를 멀티플렉싱한 WRCK 신호를 생성하는 것을 특징으로 하는 연결선 지연 고장 테스트 제어기
|
| 6 |
6
제5항에 있어서, 상기 CaptureWR 신호는,상기 탭제어부의 ClockIR 신호가 0인 상태일 때 ShiftIR 신호의 하강에지에서 상승에지가 발생하고, 한 테스트 클럭동안 '1'의 값을 유지한 후 하강에지가 발생하는 신호이거나, 상기 제2 멀티플렉서의 출력 신호가 '0'인 상태일 때 ShiftDR 신호의 하강에지에서 상승에지가 발생하며 한 테스트 클럭동안 '1'의 값을 유지한 후 하강에지가 발생하는 신호인 것을 특징으로 하는 연결선 지연 고장 테스트 제어기
|
| 7 |
7
외부로부터 입력된 n개의 시스템 클럭, 테스트 클럭, 테스트 모드 선택신호를 이용하여, 복수개의 코아를 포함하는 시스템 온 칩에서 상기 코아 간의 연결선 지연 고장을 테스트하는 연결선 지연 고장 테스트 제어기에 있어서,상기 테스트 클럭 및 테스트 모드 선택신호를 입력받아 IEEE 1149
|
| 8 |
8
제1항 내지 제8항 중 어느 한 항에 기재된 연결선 지연 고장 테스트 제어기; 및상기 연결선 지연 고장 테스트 제어기로부터 연결선 지연 고장을 위한 신호를 제공받는 복수개의 이종코아를 포함하는 시스템 온 칩
|
