| 1 |
1
삭제
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
삭제
|
| 7 |
7
베이스 기판을 준비하는 준비 단계;상기 베이스 기판 위에 질화물계 에피층을 형성하는 에피층 형성 단계;상기 에피층 위에 일정 간격을 두고 소스 전극 및 드레인 전극을 형성하는 소스 및 드레인 전극 형성 단계;상기 에피층 위를 덮으며, 상기 소스 전극 및 드레인 전극 사이에 위치하며 입구는 넓고 바닥면은 좁은 경사 구조의 게이트 컨택홀을 갖는 보호층을 형성하는 게이트 컨택홀 형성 단계;상기 게이트 컨택홀을 충전하며 상기 게이트 컨택홀 상부의 보호층 위에 게이트 전극을 형성하는 게이트 전극 형성 단계;를 포함하고,상기 게이트 컨택홀 형성 단계는,상기 베이스 기판 위의 상기 에피층, 상기 소스 전극 및 드레인 전극을 덮는 제1 보호층을 형성하는 단계;상기 소스 전극 및 드레인 전극 사이의 상기 에피층 부분이 노출되며 상기 제1 보호층 부분을 식각하여 일정폭을 갖는 제1 게이트 컨택홀을 형성하는 단계;상기 제1 게이트 컨택홀을 포함하여 상기 제1 보호층을 덮는 제2 보호층을 형성하는 단계;건식 식각으로 상기 제1 보호층 위의 제2 보호층을 제거하여 상기 제1 게이트 컨택홀의 내측벽에서 상기 제1 게이트 컨택홀의 안쪽으로 돌출되어 경사 구조를 형성하는 상기 제2 보호층 소재의 측벽부를 갖는 상기 게이트 컨택홀을 형성하는 측벽부 형성 단계;를 포함하는 것을 특징으로 하는 미세 게이트 컨택홀을 갖는 질화물계 반도체 소자의 제조 방법
|
| 8 |
8
삭제
|
| 9 |
9
제7항에 있어서,상기 제1 게이트 컨택홀의 내측벽과 상기 측벽부 간의 최대 거리는 상기 제2 보호층의 두께에 비례하는 것을 특징으로 하는 미세 게이트 컨택홀을 갖는 질화물계 반도체 소자의 제조 방법
|
| 10 |
10
제7항에 있어서, 상기 제1 게이트 컨택홀을 형성하는 단계에서,상기 제1 게이트 컨택홀은 건식 식각으로 형성하는 것을 특징으로 하는 미세 게이트 컨택홀을 갖는 질화물계 반도체 소자의 제조 방법
|
| 11 |
11
제7항에 있어서,상기 제1 보호층의 소재는 실리콘질화물(SiNX)이고,상기 제2 보호층의 소재는 실리콘질화물, 알루미늄질화물(AlN), 티타늄산화물(TiO2), 알루미늄산화물(Al2O3) 및 실리콘산화물(SiO2) 중에 하나인 것을 특징으로 하는 미세 게이트 컨택홀을 갖는 질화물계 반도체 소자의 제조 방법
|
| 12 |
12
제7항에 있어서, 상기 에피층 형성 단계는,상기 베이스 기판 위에 GaN층을 형성하는 단계;상기 GaN층과 계면 부분에 2-차원 전자 가스(2DEG)층을 형성하는 AlGaN층을 상기 GaN층 위에 형성하는 단계;를 포함하는 것을 특징으로 하는 미세 게이트 컨택홀을 갖는 질화물계 반도체 소자의 제조 방법
|
| 13 |
13
제12항에 있어서, 상기 측벽부 형성 단계 이후에 수행되는,상기 측벽부를 식각 마스크로하여 상기 AlGaN층의 일부를 식각하여 리세스를 형성하는 단계;를 더 포함하며,상기 게이트 전극 형성 단계에서, 상기 게이트 전극을 형성하는 물질이 상기 리세스에 충전되는 것을 특징으로 하는 미세 게이트 컨택홀을 갖는 질화물계 반도체 소자의 제조 방법
|
| 14 |
14
제7항에 있어서, 상기 게이트 컨택홀 형성 단계는,상기 베이스 기판의 위의 상기 에피층, 상기 소스 전극 및 드레인 전극을 덮는 보호층을 형성하는 단계;상기 소스 전극 및 드레인 전극 사이의 상기 에피층 부분이 노출되게 상기 보호층 부분을 식각하되, 입구는 넓고 바닥면은 좁은 경사 구조의 게이트 컨택홀을 형성하는 게이트 컨택홀 형성 단계;를 포함하는 것을 특징으로 하는 미세 게이트 컨택홀을 갖는 질화물계 반도체 소자의 제조 방법
|
| 15 |
15
제7항 또는 제14항에 있어서, 상기 게이트 컨택홀 형성 단계에서,상기 소스 전극 및 상기 드레인 전극 위의 보호층을 제거하여 상기 소스 전극 및 상기 드레인 전극이 노출되는 소스 컨택홀과 드레인 컨택홀을 형성하는 것을 특징으로 하는 미세 게이트 컨택홀을 갖는 질화물계 반도체 소자의 제조 방법
|
