| 1 |
1
입력 클럭의 주파수가 정수배 또는 분수배로 증배된 주파수를 가지는 출력 클럭을 출력하는 포워드 패스부;상기 출력 클럭을 입력 클럭에 동기시키는 것을 제어하는 제어 전압을 생성하는 지연 제어 피드백 블록; 및상기 입력 클럭의 주파수를 정수배 또는 분수배로 증배시키기 위해 상기 포워드 패스부와 상기 지연 제어 피드백 블록에 적용할 모드 전환을 위한 제어 신호를 생성하는 증배 제어 피드백 블록을 포함하고,상기 증배 제어 피드백 블록과 포워드 패스부는,입력 클럭과 출력 클럭 간의 클럭 스큐가 발생하지 않도록 서로 병렬적으로 신호를 처리하는 주파수 합성기
|
| 2 |
2
입력 클럭의 주파수가 정수배 또는 분수배로 증배된 주파수를 가지는 출력 클럭을 출력하는 포워드 패스부;상기 출력 클럭을 입력 클럭에 동기시키는 것을 제어하는 제어 전압을 생성하는 지연 제어 피드백 블록; 및상기 입력 클럭의 주파수를 정수배 또는 분수배로 증배시키기 위해 상기 포워드 패스부와 상기 지연 제어 피드백 블록에 적용할 모드 전환을 위한 제어 신호를 생성하는 증배 제어 피드백 블록을 포함하고,상기 포워드 패스부는,상기 지연 제어 피드백 블록으로부터 입력된 제어 전압과 상기 증배 제어 피드백 블록으로부터 입력된 제어 신호를 이용하여 입력 클럭의 주파수를 정수배 또는 분수배만큼 증배시키는 주파수 합성기
|
| 3 |
3
입력 클럭의 주파수가 정수배 또는 분수배로 증배된 주파수를 가지는 출력 클럭을 출력하는 포워드 패스부;상기 출력 클럭을 입력 클럭에 동기시키는 것을 제어하는 제어 전압을 생성하는 지연 제어 피드백 블록; 및상기 입력 클럭의 주파수를 정수배 또는 분수배로 증배시키기 위해 상기 포워드 패스부와 상기 지연 제어 피드백 블록에 적용할 모드 전환을 위한 제어 신호를 생성하는 증배 제어 피드백 블록을 포함하고,상기 포워드 패스부는,상기 입력 클럭, 출력 클럭, 서플라이 전압 및 그라운드 전압을 입력받고, 상기 증배 제어 피드백 블록으로부터 입력된 제어 신호에 기초한 동작 모드의 변경을 통해 입력 클럭의 주파수를 정수배 또는 분수배만큼 증배한 주파수를 갖는 출력 클럭을 출력하는 주파수 합성기
|
| 4 |
4
제3항에 있어서,상기 포워드 패스부는,입력 클럭이 지연 제어 피드백 블록으로부터 생성되는 제어 전압에 의해 설정된 전압 제어 지연 라인의 지연 시간만큼 지연된 출력 클럭을 출력하는 전압 제어 지연 라인 모드;입력 클럭이 지연 제어 피드백 블록으로부터 생성되는 제어 전압에 의해 설정된 전압 제어 지연 라인의 지연 시간을 반주기로 갖는 출력 클럭을 출력하는 전압 제어 오실레이터 모드; 및서플라이 전압 및 그라운드 전압을 출력 클럭으로 출력하는 직류 전압 모드를 포함하는 동작 모드의 변경을 통해 입력 클럭의 주파수에 대해 정수배 또는 분수배만큼 증배된 주파수를 가지는 출력 클럭을 출력하는 주파수 합성기
|
| 5 |
5
입력 클럭의 주파수가 정수배 또는 분수배로 증배된 주파수를 가지는 출력 클럭을 출력하는 포워드 패스부;상기 출력 클럭을 입력 클럭에 동기시키는 것을 제어하는 제어 전압을 생성하는 지연 제어 피드백 블록; 및상기 입력 클럭의 주파수를 정수배 또는 분수배로 증배시키기 위해 상기 포워드 패스부와 상기 지연 제어 피드백 블록에 적용할 모드 전환을 위한 제어 신호를 생성하는 증배 제어 피드백 블록을 포함하고,상기 지연 제어 피드백 블록은,증배 제어 피드백 블록으로부터 전달된 제어 신호에 기초하여 입력 클럭과 출력 클럭 간의 위상 차이를 검출하는 위상 검출 구간으로 진입하고, 상기 위상 검출 구간에서 제어 전압을 생성하는 주파수 합성기
|
| 6 |
6
제5항에 있어서,상기 지연 제어 피드백 블록은,상기 증배 제어 피드백 블록으로부터 전달된 제어 신호가 1인 경우, 위상 검출 구간으로 진입하는 주파수 합성기
|
| 7 |
7
제5항에 있어서,상기 포워드 패스부는,상기 지연 제어 피드백 블록이 위상 검출 구간으로 진입하면, 동작 모드가 전압 제어 지연 라인 모드로 설정되는 주파수 합성기
|
| 8 |
8
입력 클럭의 주파수가 정수배 또는 분수배로 증배된 주파수를 가지는 출력 클럭을 출력하는 포워드 패스부;상기 출력 클럭을 입력 클럭에 동기시키는 것을 제어하는 제어 전압을 생성하는 지연 제어 피드백 블록; 및상기 입력 클럭의 주파수를 정수배 또는 분수배로 증배시키기 위해 상기 포워드 패스부와 상기 지연 제어 피드백 블록에 적용할 모드 전환을 위한 제어 신호를 생성하는 증배 제어 피드백 블록을 포함하고,상기 증배 제어 피드백 블록은,상기 입력 클럭과 출력 클럭 간의 증배비인 N/M (N, M은 정수)를 이용하여 상기 포워드 패스부와 지연 제어 피드백 블록을 제어하는 제어 신호를 생성하는 주파수 합성기
|
| 9 |
9
제8항에 있어서,상기 증배 제어 피드백 블록은,상기 포워드 패스부를 전압 제어 오실레이터 모드, 전압 제어 지연 모드 및 전류 전압 모드 간의 동작 모드를 변환시키고,상기 지연 제어 피드백 블록을 위상 검출 구간으로 진입시키도록 서로 다른 경우의 제어 신호를 생성하는 주파수 합성기
|
| 10 |
10
입력 클럭의 주파수가 정수배 또는 분수배로 증배된 주파수를 가지는 출력 클럭을 출력하는 포워드 패스부;상기 출력 클럭을 입력 클럭에 동기시키는 것을 제어하는 제어 전압을 생성하는 지연 제어 피드백 블록; 및상기 입력 클럭의 주파수를 정수배 또는 분수배로 증배시키기 위해 상기 포워드 패스부와 상기 지연 제어 피드백 블록에 적용할 모드 전환을 위한 제어 신호를 생성하는 증배 제어 피드백 블록을 포함하고,상기 증배 제어 피드백 블록은,입력 디바이더 및 출력 디바이더의 설정에 따라 입력 클럭의 주파수가 N/M만큼 증배된 주파수를 갖는 출력 클럭을 생성하도록 제어 신호를 생성하는 주파수 합성기
|
| 11 |
11
삭제
|
| 12 |
12
입력 클럭의 주파수가 정수배 또는 분수배로 증배된 주파수를 가지는 출력 클럭을 출력하는 포워드 패스부;상기 출력 클럭을 입력 클럭에 동기시키는 것을 제어하는 제어 전압을 생성하는 지연 제어 피드백 블록; 및상기 입력 클럭의 주파수를 정수배 또는 분수배로 증배시키기 위해 상기 포워드 패스부와 상기 지연 제어 피드백 블록에 적용할 모드 전환을 위한 제어 신호를 생성하는 증배 제어 피드백 블록을 포함하고,상기 포워드 패스부는,상기 지연 제어 피드백 블록으로부터 전달된 제어 전압의 레벨이 증가하는 경우, 전압 제어 지연 라인에 포함된 복수의 단으로 구성된 지연 유닛의 전압 레벨이 증가하여 전압 제어 지연 라인의 지연 시간이 감소시키는 주파수 합성기
|
| 13 |
13
입력 클럭의 주파수가 정수배 또는 분수배로 증배된 주파수를 가지는 출력 클럭을 출력하는 포워드 패스부;상기 출력 클럭을 입력 클럭에 동기시키는 것을 제어하는 제어 전압을 생성하는 지연 제어 피드백 블록; 및상기 입력 클럭의 주파수를 정수배 또는 분수배로 증배시키기 위해 상기 포워드 패스부와 상기 지연 제어 피드백 블록에 적용할 모드 전환을 위한 제어 신호를 생성하는 증배 제어 피드백 블록을 포함하고,상기 지연 제어 피드백 블록은,상기 입력 클럭과 출력 클럭 간의 위상 에러에 기초하여 포워드 패스부의 전압 제어 지연 라인을 제어하는 제어 전압의 전압 레벨을 상승 또는 하강시킬 수 있는 주파수 합성기
|
