| 1 |
1
게이트를 통하여 입력 신호가 인가되고, 제1단을 통해서 상기 입력 신호가 증폭된 신호를 출력하는 제1 트랜지스터,상기 제1 트랜지스터의 제1단에 제1단이 연결되며, 상기 제1 트랜지스터의 벌크에 제2단이 연결되는 고조파 피드백부, 그리고상기 벌크에 제1단이 연결되고 직류 전원에 제2단이 연결되는 저항을 포함하며,상기 고조파 피드백부는,상기 제1 트랜지스터의 제1단에 입력단이 연결되는 변압기, 그리고 상기 변압기의 출력단에 제1단이 연결되고, 상기 벌크에 제2단이 연결되는 커패시터를 포함하는 고조파 감쇄를 위한 전력 증폭기
|
| 2 |
2
제1항에 있어서, 상기 출력 신호 및 상기 고조파 피드백부를 통해 상기 벌크로 인가되는 3차 고조파 신호는 상기 게이트에 인가되는 신호와 반대 위상을 가지는 고조파 감쇄를 위한 전력 증폭기
|
| 3 |
3
제2항에 있어서, 상기 고조파 피드백부는,상기 제1 트랜지스터에 의한 증폭 과정에서 발생하는 상기 3차 고조파 신호를 상기 제1 트랜지스터의 벌크로 인가시키는 고조파 감쇄를 위한 전력 증폭기
|
| 4 |
4
제3항에 있어서, 상기 고조파 피드백부는,상기 제1 트랜지스터의 제1단에 제1단이 연결된 커패시터, 그리고상기 커패시터의 제2단에 제1단이 연결되고, 상기 벌크에 제2단이 연결되는 저항 또는 인덕터를 포함하는 고조파 감쇄를 위한 전력 증폭기
|
| 5 |
5
삭제
|
| 6 |
6
제4항에 있어서, 상기 제1 트랜지스터가 N형의 MOSFET(NMOS)인 경우, 상기 트랜지스터의 제1단은 드레인이고 제2단은 소스이며, 상기 제1 트랜지스터가 P형의 MOSFET(PMOS)인 경우, 상기 트랜지스터의 제1단은 소스이고 제2단은 드레인인 고조파 감쇄를 위한 전력 증폭기
|
| 7 |
7
제1항에 있어서,상기 트랜지스터의 제1단과 상기 고조파 피드백부 사이에 위치하는 제2 트랜지스터를 더 포함하며, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 캐스코드 증폭 구조를 형성하는 고조파 감쇄를 위한 전력 증폭기
|
| 8 |
8
제1항에 있어서,상기 고조파 피드백부의 제1단에 제1단이 연결되고, 상기 제1 트랜지스터의 제2단에 제2단이 연결되며, 게이트를 통하여 상기 입력 신호와 반대 위상의 신호가 입력되고 상기 고조파 피드백부의 제2단이 벌크에 연결되는 제2 트랜지스터를 더 포함하며, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 차동 증폭 구조를 형성하는 고조파 감쇄를 위한 전력 증폭기
|
| 9 |
9
삭제
|
